CN206060527U - 功率因数校正电路中的缓冲电路及功率因数校正电路 - Google Patents

Abstract

本实用新型涉及一种功率因数校正电路中的缓冲电路及功率因数校正电路，包括与向功率因数校正电路中的缓冲电路提供输入信号的外部电路的输出端连接，接收并传输输入控制信号的第二开关电路；与第二开关电路连接，接收第二开关电路传输的输入控制信号，对输入控制信号进行缓冲处理以生成平滑电压信号的电压缓冲电路；与电压缓冲电路连接，基于平滑电压信号生成基准电压的分压电路，与分压电路连接，基于基准电压进行处理输出控制信号的控制电路。通过电压缓冲电路对输入控制信号进行缓冲处理生成平滑电压信号，使控制电路接收到的基准电压为平滑的电压信号，避免了电压突变的现象，使整个电路稳定工作，有效保证功率器件的安全使用。

Description

功率因数校正电路中的缓冲电路及功率因数校正电路

技术领域

本实用新型涉及开关电源中功率因数校正电路的技术领域，更具体地说，涉及一种功率因数校正电路中的缓冲电路及功率因数校正电路。

背景技术

随着全球环境恶化，对能源的消耗控制越来越严，对产品的转换效率要求越来越高。开关电源作为大部分电子设备的驱动之源，其转换的损耗问题不容忽视，各厂商都想尽办法去提高电源的转换效率及降低不必要的损耗。其中在保证一电源一定保持时间的条件下，可根据不同的输出负载来调整PFC(功率因数校正)线路的输出电压以达到整个电源的最优效率要求。例如：

1、可根据输出负载在55％负载以内时，PFC_Down信号可为低电平，Q2处理关断状态，PFC的电压通过R1、R2、R3、R4、R10等电阻侵夺来确认C1上的电压，例如：365Vdc。

2、当输出负载达到55％负载以上时，PFC_Down信号可为高电平，Q2处于导通状态，PFC的电压通过R1，R2，R3，R4，R10//R5等电阻分压来确认C1上的电压，由于下偏电阻已经由单独的R10改为R10与R5并联，C1的电压将会得以增高，例如：405Vdc。

3、通过以上控制调节以达到55％以内有更高的效率，同时保证55％负载以上满足保持时间要求。

但是，上述线路调节方式存在一个缺陷：1、当PFC_Down信号发生高低电平变化时，U1的Pin6脚调节基本会由于Q2的导通或关断而发生电压突变，由于Pin6脚的电压突变，U1的PWM(脉冲宽度调节)Pin8脚的输出亦会发生突变而导致Q1的电流有大的突变峰值，如果控制不妥当或环路不稳定将会瞬间损坏Q1等功率零件。

实用新型内容

本实用新型要解决的技术问题在于，针对现有技术的上述线路在输入信号为高低电平变化调节时因对环路控制不妥当或者环路不稳定出现电压跳变会瞬间损坏功率零件的缺陷，提供一种功率因数校正电路中的缓冲电路。

本实用新型解决其技术问题所采用的技术方案是：构造一种功率因数校正电路中的缓冲电路，该缓冲电路包括：

与向所述功率因数校正电路中的缓冲电路提供输入控制信号的外部电路的输出端连接，接收并传输所述输入控制信号的第二开关电路；

与所述第二开关电路连接，接收所述第二开关电路传输的输入控制信号，对所述输入控制信号进行缓冲处理以生成平滑电压信号的电压缓冲电路；

与所述电压缓冲电路连接，基于所述平滑电压信号生成基准电压的分压电路；

与所述分压电路连接，基于所述基准电压进行处理输出控制信号的控制电路。

优选地，所述功率因数校正电路中的缓冲电路还包括与所述控制电路连接的第一开关电路。

优选地，所述第一开关电路包括MOS管,其中，所述MOS管为N型MOS管；

所述MOS管的控制端与所述控制电路连接。

优选地，所述第二开关电路包括三极管和第十电容，其中，所述三极管为NPN型三极管；

所述三极管的输入端与所述外部电路的输出端连接，所述三极管的输出端包括第一输出端和第二输出端，所述三极管的第一输出端与所述电压缓冲电路连接，所述三极管的第二输出端连接参考地；

所述第十电容的第一端与所述三极管的输入端连接，所述第十电容的第二端连接参考地。

优选地，所述三极管的输入端为所述三极管的基极，所述三极管的第一输出端为所述三极管的集电极，所述三极管的第二输出端为所述三极管的发射极。

优选地，所述电压缓冲电路包括第五电阻、第七电阻和第九电容，所述第五电阻的第一端与所述分压电路连接，所述第五电阻的第二端与所述第七电阻的第一端连接，所述第七电阻的第二端连接所述三极管的集电极，所述第九电容的第一端与所述第五电阻和所述第七电阻之间的节点连接，所述第九电容的第二端连接参考地。

优选地，所述分压电路包括第一电阻、第二电阻、第三电阻、第四电阻以及第十电阻，其中，

所述第一电阻、所述第二电阻、所述第三电阻、所述第四电阻依次串联连接，且所述第四电阻通过所述第十电阻连接参考地，所述第四电阻还与所述第五电阻的第一端连接，所述第四电阻与所述第十电阻之间的节点连接至所述控制电路。

优选地，所述控制电路包括控制芯片和第三电容；

所述第三电容连接在所述控制芯片的供电引脚与参考地之间，所述控制芯片的驱动输出端与所述第一开关电路连接，所述控制芯片的基准电压输入端与所述第四电阻和所述第十电阻之间的节点连接。

优选地，所述第七电阻和所述第五电阻为可调电阻。

本实用新型还提供一种功率因数校正电路，包括如上述任一项所述的缓冲电路。

实施本实用新型的功率因数校正电路中的缓冲电路，具有以下有益效果：通过在功率因数校正电路中的缓冲电路的输入控制信号与分压电路之间接入电压缓冲电路以对输入控制信号进行缓冲处理生成平滑电压信号，使控制电路的基准电压输入端的接收到平稳的电压信号，避免了电压突变的现象，使整个电路稳定工作，有效保证功率器件的安全使用。

附图说明

下面将结合附图及实施例对本实用新型作进一步说明，附图中：

图1是本实用新型功率因数校正电路中的缓冲电路的原理框图；

图2是本实用新型功率因数校正电路中的缓冲电路的电路图。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。

如图1所示，在本实用新型的功率因数校正电路中的缓冲电路的原理框图中，功率因数校正电路中的缓冲电路包括：

与向功率因数校正电路中的缓冲电路提供输入信号的外部电路的输出端连接，接收并传输输入控制信号的第二开关电路11；

与第二开关电路11连接，接收第二开关电路11传输的输入控制信号，对输入控制信号进行缓冲处理以生成平滑电压信号的电压缓冲电路12；

与电压缓冲电路12连接，基于平滑电压信号生成基准电压的分压电路15；

与分压电路15连接，基于基准电压进行处理输出控制信号的控制电路13。

在该功率因数校正电路中的缓冲电路中还包括与控制电路13连接的第一开关电路14。

具体地，电压缓冲电路12对输入控制信号的电压进行缓冲处理生成平滑电压信号，使得分压电路15接收到的电压信号为平滑的电压信号。

第二开关电路11用于接收外部电路提供的输入控制信号，并将输入控制信号发送给电压缓冲电路12。可以理解地，在本实施例中，第二开关电路包括三极管，其中，三极管可以为NPN型在极管，三极管的输入端与外部电路的输出端连接，三极管的输出端包括第一输出端和第二输出端，且三极管的输入端为三极管的基极，三极管的第一输出端为三极管的集电极，三极管的第二输出端为三极管的发射极。

控制电路13接收分压电路15输出的基准电压，并根据该基准电压进行处理输出控制信号，该控制信号为一个电压信号，而且该电压信号随军基准电压而作相应的变化。当基准电压为平滑电压信号时，控制电路13输出的控制信号亦为平滑的电压信号。在这里应指出，控制电路13输出的控制信号与接收到的基准电压一般不等同。

第一开关电路14包括MOS管，且该MOS管可以为N型MOS管，其输出电压的大小由控制端接收的电压大小决定，MOS管的控制端与控制电路13连接，也就是说，MOS管控制端由控制电路13输出的控制信号控制。可以理解地，当控制电路输出的控制信号为平滑的电压信号时，MOS管控制端接收到的电压信号与是平滑的电压信号，且MOS管输出端的电流由其控制端控制。

分压电路15与电压缓冲电路12连接，用于产生基准电压并将基准电压发送至控制电路13。

如图2所示，为本实用新型功率因数校正电路中的缓冲电路的电路图。

具体地，第二开关电路11包括三极管Q2、第十电容C10，三极管Q2的基极与外部电路的输出端连接，接收输入控制信号(PFC_Down)三极管Q2的集电极与电压缓冲电路11连接，三极管Q2的发射极连接参考地，第十电容C10的第一端与三极管Q2的基极连接，第十电容C10的第二端连接参考地。

电压缓冲电路12包括第五电阻R5、第七电阻R7和第九电容C9，其中，第五电阻R5的第一端与分压电路15连接，第五电阻R5的第二端与第七电阻R7的第一端连接，第七电阻的第二端与第二开关电路中的三极管Q2的集电极连接，第九电容C9的第一端与第五电阻R5和第七电阻R7之间的节点连接，第九电容C9的第二端连接参考地。

控制电路13包括控制芯片U1、第三电容C3、第四电容C4、第五电容C5、第七电容C7、第八电容C8、第六电阻R6、第八电阻R8、第九电阻R9以及第三二极管D3，其中控制芯片U1的供电引脚Pin7接供电电压，并通过第三电容C3连接参考地，控制芯片U1的驱动端Pin8与第十一电阻R11的第一端连接，第十一电阻R11的第二端与第一开关电路中的MOS管Q1的控制端连接，第九电阻R9的第一端与控制芯片U1的Pin5引脚连接，第九电阻R9的第二端与第八电容C8的第一端连接，第八电容C8的第二端连接参考地，第五电容C5的第一端连接在控制芯片U1的Pin5引脚与第九电阻R9的第一端之间的节点，第五电容C5的第二端连接参考地，第八电阻R8第一端与控制芯片的Pin4引脚连接，第八电阻R8的第二端连接参考地，第四电容C4的第一端与控制芯片U1的Pin2引脚连接，第四电容C4的第二端连接参考地，第六电阻R6的第一端与控制芯片的Pin3引脚连接，第六电阻R6的第二端连接参考地，第七电容C7的第一端与控制芯片U1的Pin3引脚连接，第七电容C7的第二端连接参考地，第三二极管D3与第七电容C7并联连接、且第三二极管D3的阳极与第七电容C7的第二端共同连接参考地，第三二极管D3的阴极连接控制芯片U1的Pin3引脚，控制芯片U1的基准电压输入端Pin6引脚与第四电阻R4和第十电阻R10之间的节点连接、还通过第六电容C6连接参考地。可以理解地，控制芯片U1可以为型号为UCC28180DR的驱动IC，在本实用新型的实施例中还可以使用具有同等功能的驱动控制芯片替代，本实用新型对此不作限定。

第一开关电路14包括MOS管Q1，MOS管Q1可以为N型MOS管,第一开关电路14中的MOS管Q1的控制端(栅极)与第十一电阻R11的第二端连接，MOS管Q1的第一输出端(漏极)与第一二极管D1的阳极连接，MOS管Q1的第二输出端(源极)极连接参考地，第一二极管D1的阴极与第一电阻R1的第一端连接。

分压电路15包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4和第十电阻R10，第一电阻R1的第一端与第一二极管D1的阴极连接，第一电阻R1的第二端与第二电阻R2的第一端连接,第二电阻R2的第二端与第三电阻R3的第一端连接，第三电阻R3的第二端与第四电阻R4的第一端连接，第四电阻R4的第二端与第十电阻R10的第一端连接，第十电阻R10的第二端连接参考地，且第四电阻R4的第二端与第十电阻R10的第一端之间的节点与控制电路13连接，第四电阻R4的第二端与第十电阻R10的第一端之间的节点还与第五电阻R5的第一端连接。

另外，在本实用新型的功率因数校正电路中的缓冲电路还包括第十二电阻R12、第十三电阻R13、第十四电阻R14以及第四二极管D4，第十三电阻R13的第一端连接在MOS管Q1的第二输出端与参考地之间，第十三电阻R13的第二端连接在第六电阻R6的第二端与参考地之间，第十四电阻R14与第十三电阻R13并联连接，第四二极管D4的阳极与MOS管Q1的控制端(栅极)连接，第四二极管D4的阴极与第十二电阻R12的第一端连接，第十二电阻R12的第二端与第十一电阻R11的第一端连接。

本实用新型的实施例中，功率因数校正电路中的缓冲电路还包括：整流电路、第二电容C2、第一电容C1、第二二极管D2、限流电阻THR1以及电感L1，其中，整流电路可以包括四个相同的二极管BD1构成的整流桥，该整流桥的两个输入端连接市电输入AC_IN，该整流桥的两个输出端如图2中所示：输出端4连接参考地，输出端1连接第二二极管D2的阳极，第二二极管D2的阴极与第一电容C1的正极连接、第二二极管D2的阴极与第一电容C1的正极之间的连接节点还连接至第一二极管D1的阴极与第一电阻R1的第一端之间的节点，第一电容C1的负极与限流电阻THR1的第一端连接，限流电阻THR1的第二端与MOS管Q1的源极(2号引脚)连接，电感L1的第二端与第二二极管D2的阳极连接，电感L1的第一端与第一二极管D1的阳极连接，第二电容C2的第一端连接在整流桥的输出端1与第二二极管D2的阳极之间，第二电容C2的第二端连接参考地。

以下说明图2所示电路图中，电压缓冲电路的原理：

通过接入电压缓冲电路12，避免电压突变的现象，使整个电路稳定工作，有效保证功率器件的安全使用。具体地，当外部电路的输出端输出输入控制信号时(该控制信号为高低电平信号)，第二开关电路11中的三极管Q2的控制端接收该输入控制信号，即三极管Q2的控制端的电压信号为高低电平信号，当输入控制信号输出5V的电压信号时，三极管Q2的控制端的电压为5V，当输入控制信号输出0V的电压信号时，三极管Q2的控制端的电压为0V，此时三极管Q2的输出端输出的是跳变的电压信号，即当三极管Q2的控制端接收的是5V的电压时，其集电极输出的是5V的电压信号，此时三极管Q2的集电极与发射极之间相当于短路，即三极管Q2的集电极与发射极之间是导通的，此时电压缓冲电路12对三极管Q2输出的电压信号进行缓冲，即当三极管Q2导通瞬间，电压缓冲电路12中的第九电容C9对第七电阻R7进行缓慢放电到第七电阻R7的分压值，从而可获得控制电路13的基准电压输入端的基准电压，该基准电压即为第五电阻R5与第七电阻R7两端的电压和，如图2中所示为第四电阻与第五电阻之间的节点电压，该节点电压经控制芯片U1的基准电压输入端输入控制芯片U1，即控制芯片U1接收到的基准电压是经第九电容C9缓慢放电后得到的，而不是瞬间达到某一值的电压信号；当三极管Q2的控制端接收到的电压转换为一个低电平信号时，假设为0V，三极管Q2瞬间断开，即三极管Q2的集电极与发射极之间相当于开路，此时，第九电容C9经第五电阻R5缓慢充电至其分压值，即控制芯片U1所需的基准电压，该基准电压即为第四电阻R4与第五电阻R5之间的节点电压。根据前述可知，当向功率因数校正电路中的缓冲电路输入高低电平信号、三极管Q2在导通或断开瞬间，控制芯片U1基准电压输入端接收到的基准电压均为经过电压缓冲电路12缓冲处理后的电压信号，即在三极管Q2导通或断开瞬间，电路中没有出现电压跳变的现象，使整个电路处于工作的状态，有效保证功率器件的安全使用。

例如，输入信号是幅值为5V的电压信号，当向三极管Q2的输入控制引脚发送一个高电压信号(5V)，如图2中所示的三极管Q2的3号引脚，接收到的是5V的电压信号，在三极管Q2开通瞬间，根据三极管的开关特性，在其开通瞬间，三极管Q2的集电极和发射极之间是导通的，此时，由于增加了第九电容C9从而使得第九电容C9对第七电阻R7缓慢放电到第七电阻R7的分压值，假设第七电阻R7的分压值为2V，则经第九电容C9的缓慢放电作用，使第七电阻R7缓慢放电至2V，进而使得控制芯片U1的基准电压输入端接收到的电压是经缓慢放电后达到其基准电压值，而不是瞬间跳变至基准电压值。同理，当向三极管Q2的输入控制引脚发送一个低电压信号，假设为0V，此时三极管Q2的3号引脚接收到的是0V的电压信号，此时三极管Q2关闭，在三极管Q2关闭的瞬间，三极管Q2的集电极和发射极之间是断开的，此时，第九电容C9对第五电阻R5缓慢充电至控制芯片U1的基准电压输入端的基准电压值，即在三极管Q2关断的瞬间，控制芯片U1的基准电压输入端的电压也不出现跳变的现象，从而有效保证了三极管Q1等功率器件的安全使用，保证了功率因数校正电路中的缓冲电路安全稳定工作。在本实用新型的实施例中，第五电阻R5和第七电阻R7均为可调电阻，两者的阻值没有具体限制，可根据实际电路设计及要求进行选择确定。在本实施例中，第五电阻R5可为330K，第七电阻R7可为160K。

本实用新型还提供一种功率因数校正电路，该功率因数校正电路包括上述功率因数校正电路中的缓冲电路，该校正电路通过设置缓冲电路，使得功率因数校正电路中避免了电压突变的现象，使整个校正电路可以稳定工作，有效保证功率器件的安全使用。

以上实施例只为说明本实用新型的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本实用新型的内容并据此实施，并不能限制本实用新型的保护范围。凡跟本实用新型权利要求范围所做的均等变化与修饰，均应属于本实用新型权利要求的涵盖范围。

应当理解的是，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，而所有这些改进和变换都应属于本实用新型所附权利要求的保护范围。

Claims (10)

1.一种功率因数校正电路中的缓冲电路，其特征在于，包括：

与向所述功率因数校正电路中的缓冲电路提供输入控制信号的外部电路的输出端连接，接收并传输所述输入控制信号的第二开关电路；

与所述第二开关电路连接，接收所述第二开关电路传输的输入控制信号，对所述输入控制信号进行缓冲处理以生成平滑电压信号的电压缓冲电路；

与所述电压缓冲电路连接，基于所述平滑电压信号生成基准电压的分压电路；

与所述分压电路连接，基于所述基准电压进行处理输出控制信号的控制电路。

2.根据权利要求1所述的功率因数校正电路中的缓冲电路，其特征在于，还包括与所述控制电路连接的第一开关电路。

3.根据权利要求2所述的功率因数校正电路中的缓冲电路，其特征在于，所述第一开关电路包括MOS管,其中，所述MOS管为N型MOS管；

所述MOS管的控制端与所述控制电路连接。

4.根据权利要求2所述的功率因数校正电路中的缓冲电路，其特征在于，所述第二开关电路包括三极管和第十电容，其中，所述三极管为NPN型三极管；

所述三极管的输入端与所述外部电路的输出端连接，所述三极管的输出端包括第一输出端和第二输出端，所述三极管的第一输出端与所述电压缓冲电路连接，所述三极管的第二输出端连接参考地；

所述第十电容的第一端与所述三极管的输入端连接，所述第十电容的第二端连接参考地。

5.根据权利要求4所述的功率因数校正电路中的缓冲电路，其特征在于，所述三极管的输入端为所述三极管的基极，所述三极管的第一输出端为所述三极管的集电极，所述三极管的第二输出端为所述三极管的发射极。

6.根据权利要求5所述的功率因数校正电路中的缓冲电路，其特征在于，所述电压缓冲电路包括第五电阻、第七电阻和第九电容，所述第五电阻的第一端与所述分压电路连接，所述第五电阻的第二端与所述第七电阻的第一端连接，所述第七电阻的第二端连接所述三极管的集电极，所述第九电容的第一端与所述第五电阻和所述第七电阻之间的节点连接，所述第九电容的第二端连接参考地。

7.根据权利要求6所述的功率因数校正电路中的缓冲电路，其特征在于，所述分压电路包括第一电阻、第二电阻、第三电阻、第四电阻以及第十电阻，其中，

所述第一电阻、所述第二电阻、所述第三电阻、所述第四电阻依次串联连接，且所述第四电阻通过所述第十电阻连接参考地，所述第四电阻还与所述第五电阻的第一端连接，所述第四电阻与所述第十电阻之间的节点连接至所述控制电路。

8.根据权利要求7所述的功率因数校正电路中的缓冲电路，其特征在于，所述控制电路包括控制芯片和第三电容；

所述第三电容连接在所述控制芯片的供电引脚与参考地之间，所述控制芯片的驱动输出端与所述第一开关电路连接，所述控制芯片的基准电压输入端与所述第四电阻和所述第十电阻之间的节点连接。

9.根据权利要求6所述的功率因数校正电路中的缓冲电路，其特征在于，所述第七电阻和所述第五电阻为可调电阻。

10.一种功率因数校正电路，其特征在于，包括如权利要求1至9任一项所述的缓冲电路。