CN206023743U - 基于fpga的固定相移移相放大系统 - Google Patents

Abstract

本实用新型揭示了一种基于FPGA的固定相移移相放大系统，该系统由信号采集器、信号鉴别器、FPGA测量处理模块、DA转换器、模拟乘法器以及信号放大器组成；信号采集器的输出端依次连接信号鉴别器、FPGA测量处理模块、DA转换器、模拟乘法器以及信号放大器。该系统可提高移固定相移移相放大系统的移相精度、频率跟踪速度，同时便于集成化，降低开发成本。

Description

基于FPGA的固定相移移相放大系统

技术领域

本实用新型属于电子电路领域，尤其涉及一种基于FPGA的固定相移移相放大系统，该系统用于工业控制、航空航天等多个领域。

背景技术

固定相移移相放大系统用于测量输入信号的频率，并输出与输入信号存在固定相移的频率信号，该信号再次经过放大器放大后输出。

现有的移相放大系统大多是简单的RC或LC移相器，只能对某个频率点实现固定相移，当频率变化时，相移产生变化；即使有固定相移的移相器，易需要多个频率周期后，才能实现频率跟踪，从而实现固定相移。

实用新型内容

本实用新型的目的在于克服上述已有技术的缺点，提出的一种基于的FPGA的固定相移移相放大系统，提高移固定相移移相放大系统的移相精度、频率跟踪速度，同时便于集成化，降低开发成本。

为实现上述技术目的，本实用新型采用如下技术方案予以实现:

一种基于FPGA的固定相移移相放大系统，该系统由信号采集器、信号鉴别器、FPGA测量处理模块、DA转换器、模拟乘法器以及信号放大器组成；信号采集器的输出端依次连接信号鉴别器、FPGA测量处理模块、DA转换器、模拟乘法器以及信号放大器；信号采集器，用于采集需要移相的输入信号，并对信号进行衰减处理；信号鉴别器，用于鉴别输入信号的频率，防止尖峰毛刺干扰，引起错误触发，并将鉴别后有效的信号输出给FPGA测量处理模块；FPGA测量处理模块，用于测量输入信号的频率，并将其作为下一信号的移相参考频率，根据设置相移要求，计算出移相信号输出点，查表输出DA转换器需要的正弦信号转换值；DA转换器，用以将该数字量转换输出相应的模拟信号；模拟乘法器，用于将DA转换器输出的模拟信号进行乘法处理，使输出信号同相或反相、放大或衰减处理；信号放大器，用于将乘法器输出的信号进行进一步放大，使输出信号峰峰值最大可达80V。

优选的，所述信号采集器包括射频同轴连接器J1，射频同轴连接器J1电性连接运算放大器U3，运算放大器U3电性连接比较器U4，比较器U4的输出端依次电性连接反相器IC2、电阻R6以及电容C19。

优选的，所述模拟乘法器IC150的型号为AD633S08，模拟乘法器IC150电性连接运算放大器IC151，运算放大器IC151串联一运算放大器IC152。

优选的，FPGA测量处理模块由PLL模块、脉冲确认模块、周期测量模块、乘法器模块、除法器模块、查表测量间隔计算模块、移相脉冲产生模块、DA查表地址生成模块、ROM查找表模块组成；PLL模块，用于将时钟输入信号倍频到200MHz，该200MHz时钟用于给FPGA测量处理模块内部其它模块提供基准频率信号；脉冲确认模块，用于确认输入的脉冲信号，当脉冲宽度小于一定宽度时，将该脉冲抛弃，防止噪声干扰，将确认后的信号输出给周期测量模块；周期测量模块，用于测量输入信号的周期，作为下一个时钟脉冲的相移基准周期值；乘法器模块，周期测量模块测量值作为乘法器模块的输入值，乘法器模块的另一输入值为需要的移相值，乘法器输出值输出给除法器模块；除法器模块，除法器的另一输入数据为360，除法器模块计算出移相周期差，输出至移相脉冲产生模块；移相脉冲产生模块，将输入的脉冲信号延迟一个除法器模块计算出的时间差，再将该脉冲信号输出；查表测量间隔计算模块，根据周期测量模块测量值和ROM表的地址总长度计算出ROM查找时间间隔；DA查表地址生成模块，根据相移脉冲和ROM查找时间间隔计算出查表地址，将该地址送入ROM查找表；ROM查找表模块，根据查表地址，输出DA转换器需要的正弦值。

本实用新型的有益效果：

(1)由于采用了FPGA测量处理模块实时采样，实现了频率的快速跟踪，从而使移相器能够快速跟踪实现固定相移。

(2)由于FPGA测量处理模块是先对输入的数据进行脉冲宽度确认，从而提高了输入信号的可靠性，防止误触发输出错误移相频率信号；

(3)由于本实用新型通过FPGA测量处理模块，从而方便提高测量频率，扩展DA转换位数，且充分利用了FPGA的并行处理结构，提高了处理数据的实时性。

附图说明

图1是本实用新型的总体结构框图。

图2是本实用新型的信号采集、鉴别电路原理图。

图3是本实用新型的模拟乘法、放大的电路原理图。

图4是本实用新型的DA转换器的电路原理图。

图5是本实用新型的FPGA测量处理模块原理框图。

具体实施方式

下面结合附图对本实用新型作进一步说明：

实施例1

如图1所示，本实用新型提供的一种基于FPGA的固定相移移相放大系统，该系统由信号采集器、信号鉴别器、FPGA(英文全称：Field－Programmable Gate Array，中文简称：现场可编程门阵列)测量处理模块、DA转换器、模拟乘法器以及信号放大器组成；信号采集器的输出端依次连接信号鉴别器、FPGA测量处理模块、DA转换器、模拟乘法器以及信号放大器；信号采集器，用于采集需要移相的输入信号，并对信号进行衰减处理；信号鉴别器，用于鉴别输入信号的频率，防止尖峰毛刺干扰，引起错误触发，并将鉴别后有效的信号输出给FPGA测量处理模块；FPGA测量处理模块，用于测量输入信号的频率，并将其作为下一信号的移相参考频率，根据设置相移要求，计算出移相信号输出点，查表输出DA转换器需要的正弦信号转换值；DA转换器，用以将该数字量转换输出相应的模拟信号；模拟乘法器，用于将DA转换器输出的模拟信号进行乘法处理，使输出信号同相或反相、放大或衰减处理；信号放大器，用于将乘法器输出的信号进行进一步放大，使输出信号峰峰值最大可达80V。

该系统的原理：输入信号经信号采集器，输入电路中；信号鉴别器鉴别输入信号的频率，判断是否为噪声信号，如为噪声信号，则去除，如为有效信号，则送入FPGA处理；FPGA测量处理模块将送入的信号进行移相处理，处理完毕后，通过ROM表还原出需要信号的数字量；该数字量送入DA转换器，转换输出相应的模拟信号；模拟信号经模拟乘法器，备乘一系数k；再经信号放大器输出。

实施例2

如图2所示，所述信号采集器包括射频同轴连接器J1，射频同轴连接器J1电性连接运算放大器U3，运算放大器U3电性连接比较器U4，比较器U4的输出端依次电性连接反相器IC2、电阻R6以及电容C19。

模拟输入信号经过电阻R2、电阻R5电阻R7分压后送入运算放大器U3，运算放大器U3的1脚输出衰减后的输入信号，将该信号加入比较器U4的2脚，与3脚参考地电平进行比较，输出比较脉冲信号，该信号再经反相器IC2、电阻R6以及电容C19滤波输出。

实施例3

如图3所述，所述模拟乘法器IC150的型号为AD633S08，模拟乘法器IC150电性连接运算放大器IC151，运算放大器IC151串联一运算放大器IC152。

经由DA转换器转换输出的信号，加入模拟乘法器IC150的1脚Y1，该信号减去IC150的2脚信号Y2后，乘以IC150的7脚信号X1减去8脚的信号X2，再减去IC150的4脚信号Z，最终由IC150的5脚W输出，其公式为：W＝(Y1-Y2)(X1-X2)/10–Z；IC150的输出信号送入IC151，进行高压放大处理，该放大器可输出±36V的电压，IC152为一与IC151一样的运放，用于提高电路的输出电流能力。

实施例4

如图4所述，图4是本实用新型的DA转换器的电路原理图。DA转换器选用的型号为DAC7621，最大的转换时间为35us。DA转换器IC1的引脚1为清零信号，引脚2为电源端，接+5V电压，引脚3为模拟输出端，引脚4接模拟地，引脚5接数字地，引脚6至引脚17为数字信号输入端，接FPGA的ROM查找表输出，引脚18为读写控制端，在此只写则接地，引脚19为芯片选择端，引脚20为加载控制端，这两引脚接FPGA，使FPGA控制该芯片。

实施例5

如图5所述，图5是本实用新型的FPGA测量处理模块原理框图。FPGA测量处理模块由PLL模块、脉冲确认模块、周期测量模块、乘法器模块、除法器模块、查表测量间隔计算模块、移相脉冲产生模块、DA查表地址生成模块、ROM查找表模块组成；PLL模块，用于将时钟输入信号倍频到200MHz，该200MHz时钟用于给FPGA测量处理模块内部其它模块提供基准频率信号；脉冲确认模块，用于确认输入的脉冲信号，当脉冲宽度小于一定宽度时，将该脉冲抛弃，防止噪声干扰，将确认后的信号输出给周期测量模块；周期测量模块，用于测量输入信号的周期，作为下一个时钟脉冲的相移基准周期值；乘法器模块，周期测量模块测量值作为乘法器模块的输入值，乘法器模块的另一输入值为需要的移相值，乘法器输出值输出给除法器模块；除法器模块，除法器的另一输入数据为360，除法器模块计算出移相周期差，输出至移相脉冲产生模块；移相脉冲产生模块，将输入的脉冲信号延迟一个除法器模块计算出的时间差，再将该脉冲信号输出；查表测量间隔计算模块，根据周期测量模块测量值和ROM表的地址总长度计算出ROM查找时间间隔；DA查表地址生成模块，根据相移脉冲和ROM查找时间间隔计算出查表地址，将该地址送入ROM查找表；ROM查找表模块，根据查表地址，输出DA转换器需要的正弦值。

显然，本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用新型的精神和范围。这样，倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内，则本实用新型也意图包含这些改动和变型在内。

Claims (4)

1.一种基于FPGA的固定相移移相放大系统，其特征在于：该系统由信号采集器、信号鉴别器、FPGA测量处理模块、DA转换器、模拟乘法器以及信号放大器组成；信号采集器的输出端依次连接信号鉴别器、FPGA测量处理模块、DA转换器、模拟乘法器以及信号放大器；信号采集器，用于采集需要移相的输入信号，并对信号进行衰减处理；信号鉴别器，用于鉴别输入信号的频率，防止尖峰毛刺干扰，引起错误触发，并将鉴别后有效的信号输出给FPGA测量处理模块；FPGA测量处理模块，用于测量输入信号的频率，并将其作为下一信号的移相参考频率，根据设置相移要求，计算出移相信号输出点，查表输出DA转换器需要的正弦信号转换值；DA转换器，用以将该数字量转换输出相应的模拟信号；模拟乘法器，用于将DA转换器输出的模拟信号进行乘法处理，使输出信号同相或反相、放大或衰减处理；信号放大器，用于将乘法器输出的信号进行进一步放大，使输出信号峰峰值最大可达80V。

2.根据权利要求1所述的基于FPGA的固定相移移相放大系统，其特征在于：所述信号采集器包括射频同轴连接器J1，射频同轴连接器J1电性连接运算放大器U3，运算放大器U3电性连接比较器U4，比较器U4的输出端依次电性连接反相器IC2、电阻R6以及电容C19。

3.根据权利要求1所述的基于FPGA的固定相移移相放大系统，其特征在于：所述模拟乘法器IC150的型号为AD633S08，模拟乘法器IC150电性连接运算放大器IC151，运算放大器IC151串联一运算放大器IC152。

4.根据权利要求1所述的基于FPGA的固定相移移相放大系统，其特征在于：FPGA测量处理模块由PLL模块、脉冲确认模块、周期测量模块、乘法器模块、除法器模块、查表测量间隔计算模块、移相脉冲产生模块、DA查表地址生成模块、ROM查找表模块组成；PLL模块，用于将时钟输入信号倍频到200MHz，该200MHz时钟用于给FPGA内部其它模块提供基准频率信号；脉冲确认模块，用于确认输入的脉冲信号，当脉冲宽度小于一定宽度时，将该脉冲抛弃，防止噪声干扰，将确认后的信号输出给周期测量模块；周期测量模块，用于测量输入信号的周期，作为下一个时钟脉冲的相移基准周期值；乘法器模块，周期测量模块测量值作为乘法器模块的输入值，乘法器模块的另一输入值为需要的移相值，乘法器输出值输出给除法器模块；除法器模块，除法器的另一输入数据为360，除法器模块计算出移相周期差，输出至移相脉冲产生模块；移相脉冲产生模块，将输入的脉冲信号延迟一个除法器模块计算出的时间差，再将该脉冲信号输出；查表测量间隔计算模块，根据周期测量模块测量值和ROM表的地址总长度计算出ROM查找时间间隔；DA查表地址生成模块，根据相移脉冲和ROM查找时间间隔计算出查表地址，将该地址送入ROM查找表；ROM查找表模块，根据查表地址，输出DA需要的正弦值。