CN205945932U - 一种高速低噪声大面阵ccd成像系统 - Google Patents

Abstract

本实用新型提供一种高速低噪声大面阵CCD成像系统，包括相机头、CCD芯片和CCD控制器；还包括设置于相机头内部的电路PCB板，所述CCD芯片焊接在该电路PCB板上；所述电路PCB板与CCD控制器连接；由于CCD通过电路板直接与外部控制器连接，提高了信号的完整性设计，在提高CCD象元输出频率的同时又不会引入电路系统各种串扰噪声，能够实现高速低噪声的天文观测成像。

Description

一种高速低噪声大面阵CCD成像系统

技术领域

本实用新型涉及一种高速低噪声大面阵CCD成像系统，该成像系统具有大动态范围、高像元读出速率、低噪声等特点，尤其适用于需要长时间曝光积分的天文观测成像系统。

背景技术

CCD探测器由于其具有体积小、质量轻、功耗低、量子效率高以及读出噪声低等优点，CCD成像系统已经广泛应用于各种成像系统，尤其是需要科学级CCD的天文观测领域。在天文实际应用中，观测时间长达1小时的曝光，为避免长时间积分暗电流随着时间的累积致使象元饱和，CCD器件的工作温度必须冷却到-100℃左右，以有效抑制暗电流。根据所选择的CCD芯片资料和相关实验，表明-100℃左右时，暗电流较低，同时量子效率不会受到影响。考虑到实际使用条件的限制，采取技术相对成熟的液氮制冷。

为避免杜瓦挡光，通常需设计独立的相机头来安装CCD，相机头内部真空，成像球面镜可兼作真空封窗，CCD底部通过冷指与杜瓦连接。传统的基于杜瓦制冷的CCD成像系统如图1所示，位于相机头内部的CCD通过密封的航空插头以连线的方式和外部控制驱动电路相连接如图2所示，这种电路连接方案虽然设计简单，但没有兼顾到CCD输出电路和驱动电路的信号完整性设计，导致CCD像元驱动时钟和象元读出电路信号之间串扰，无法满足高速低噪声的天文观测需求，尤其当读出频率和读出通道较多的情况下(如CCD四通道输出)，这种方案只能满足CCD读出频率较低的场合使用(象元频率<200kHz)。

目前基于天文杜瓦制冷CCD成像系统的不足主要在于：

1)相机头内部CCD与外部CCD控制器通过连线的方式连接，导致CCD输出象元信号与CCD驱动信号随着频率的提高会引起串扰；

2)CCD与外部电路通过直接相连，无跟随缓冲电路，CCD容易受到静电损害；

3)系统结构不紧凑，维护不易且可靠性不高。

随着天文观测需求的不断提高，尤其是大面阵CCD场合，目前的象元读出频率已不能满足要求，随着CCD象元读出频率的提高，CCD的垂直转移时钟和水平移位读出时钟的频率也会相应的提高，为了避免高速时钟信号和象元输出信号之间干扰，必须严格按照信号完整性的设计要求，重新设计CCD头部和杜瓦外部控制电路的连接方案。

实用新型内容

本实用新型的目的是提供一种大面阵CCD成像系统，其信号完整性高，串扰低。

本实用新型的技术解决方案是：

一种高速低噪声大面阵CCD成像系统，包括相机头、CCD芯片和CCD控制器；其特别之处在于：

还包括设置于相机头内部的电路PCB板，所述CCD芯片焊接在该电路PCB板上；所述电路PCB板与CCD控制器连接；

所述CCD芯片上设置有CCD焦平面电路；

所述CCD控制器包括光纤数据接口电路、FPGA系统控制电路、CCD时序驱动电路、视频信号处理电路和模拟量遥测电路；

所述光纤数据接口电路、视频信号处理电路、模拟量遥测电路和FPGA系统控制单元连接，CCD焦平面电路的输出端与视频信号处理电路和模拟量遥测电路的输入端连接，CCD焦平面电路的输入端和CCD时序驱动电路的输出端连接，CCD时序驱动电路的输入端和FPGA系统控制单元的输出端连接。

为了便于信号提取，上述的视频信号处理电路包括依次连接的电压跟随电路、前置运放电路、滤波电路及模数转换电路，所述CCD焦平面电路的输出端与电压跟随电路的输入端链接；所述模数转换电路和FPGA系统控制单元连接。

为了防止CCD输出的视频信号受CCD驱动信号的串扰，在电路PCB板布线时，将CCD焦平面电路分为两个不同信号层，两个信号层中间插入地平面层。

上述FPGA系统控制电路包括FPGA芯片，所述FPGA芯片型号为XC4VLX60。

为了满足大面阵CCD驱动引脚高速及大电容负载的驱动要求，上述CCD时序驱动电路采用EL71xx或EL72xx。

为了实现通过光纤接口发送CCD图像数据，上述光纤数据接口电路包括转化器和光纤模块，所述转化器的型号为TLK2501，所述光纤模块的型号为AFBR-57R5APZ。

上述模拟量遥测电路包括模数转换芯片，所述模数转换芯片的型号为LTC1598，该芯片具有8个模拟输入通道，便于监控多组信号。

还包括CCD控制箱和控制箱安装座，所述控制箱安装座设置于相机头侧面，所述CCD控制箱设置于控制箱安装座上；所述CCD控制器位于CCD控制箱中。

为了实现电路板的真空气密性，上述的电路PCB板内侧镀金。

一种高速低噪声大面阵CCD成像系统的成像方法，包括以下步骤：

步骤一：FPGA系统控制电路通过光纤/USB接口转换电路和光纤数据接口电路接收采集控制计算机发送的CCD成像系统的控制指令；并将该控制指令解析生产CCD驱动信号；

步骤二：CCD时序驱动电路接收FPGA系统控制电路发送的驱动信号，对该驱动信号进行电平转换生成CCD驱动脉冲，将CCD驱动脉冲发送至CCD焦平面电路；

步骤三：CCD焦平面电路接收CCD时序驱动电路发送的CCD驱动脉冲进行工作，产生CCD偏置电压、工作温度及视频信号，并将工作温度、视频信号及偏置电压缓存输出；

步骤四：视频信号处理电路中的电压跟随电路接收CCD焦平面电路发送的视频信号，对该视频信号进行隔直后发送给前置运放电路，前置运放电路接收电压跟随电路发送的视频信号，对该视频进行放大后发送至滤波电路，滤波电路接收前置运放电路发送的视频信号，对该视频信号进行低通滤波后发送至模数转换电路，模数转换电路将视频信号转换为数字信号后发送FPGA系统控制电路；

步骤五：模拟量遥测电路接收并监测CCD焦平面电路发送的偏置电压及工作温度参数，将偏置电压及工作温度参数转换为数字信号后发送至FPGA系统控制电路；

步骤六：FPGA系统控制电路接收模数转换电路和模拟量遥测电路发送的数字信号，对这两类数字信号整合为图像数据，使其符合采集协议，然后将图像数据发送至光纤数据接口电路；

步骤七：光纤数据接口电路接收FPGA发送的图像数据，转换图像数据的输出格式，将图像数据发送至光纤/USB接口转换电路；

步骤八：光纤/USB接口转换电路接收光纤数据接口电路发送的图像数据，并通过USB接口发送到采集控制计算机。

本实用新型的有益效果是：

1、由于CCD通过电路板直接与外部控制器连接，提高了信号的完整性设计，在提高CCD象元输出频率的同时又不会引入电路系统各种串扰噪声，能够实现高速低噪声的天文观测成像；

2、由于系统完全是由硬件实现的，采取模块化设计，使得整个系统具有较高的可靠性和稳定性，而且集成度高，体积小，便于维护。

附图说明

图1表示传统基于杜瓦制冷系统与相机头结构示意图；

图2表示传统CCD相机头部连接示意图；

图3表示本实用新型CCD相机头部连接示意图；

图4表示CCD控制箱与相机头连接示意图；

图5表示CCD成像观测系统电路功能框图；

图中附图标记为：1-CCD芯片；2-相机头部；3-密封的航空插座；4-场镜；5-冷指；6-放大电路；7-真空杜瓦瓶；8-液氮灌注口；9-真空阀；10-电路PCB板；11-高速接插件；12-CCD控制箱；13-控制箱安装座；14-CCD控制器。

具体实施方式

下面结合附图和具体实施方式对本实用新型作进一步详细描述：

如图3所示为本实用新型CCD相机头部连接示意图，为了改善相机头内部CCD芯片1与CCD控制器14电性连接的信号完整性，不再采用传统连接方式，单独设计一块电路PCB板10，CCD芯片1直接焊接在该电路PCB板10上，该PCB板将CCD输出的视频信号进行缓冲输出，这样既提高了CCD输出视频信号的驱动能力，又防止外部信号对CCD输出管脚的静电破坏。该电路PCB板10穿过相机头部2的容器壁，直接与外部CCD控制器14连接。为了提高安装CCD电路PCB板10的真空密封性，在电路PCB板10的内侧进行镀金处理。完整的CCD控制箱12与相机头部2连接如图4所示。

本实用新型的电路功能框图如图5所示，由以下部分组成：FPGA系统控制电路，CCD时序驱动电路，视频信号处理电路，模拟量遥测电路，CCD焦平面电路，光纤数据接口电路和光纤/USB接口转换电路。

其中FPGA系统控制电路，用于系统时序控制、外围电路配置及数据采集；具体接收光纤数据接口电路发送的控制指令并接收视频信号处理电路和模拟量遥测电路发送的数据；将接收到的控制指令解析并根据指令改变CCD工作模式；将接收到的视频信号处理电路和模拟量遥测电路发送的信号整合处理后发送至光纤数据接口电路；

具体的FPGA系统控制电路包括FPGA供电电路单元，模数转换数据输入单元，模数控制器控制单元，CCD驱动时序产生单元，光纤接口数据收发单元，时钟单元，命令与状态通信单元，帧速调节与快门控制单元和图像缓存与传输单元等；FPGA系统控制电路由FPGA芯片组成，通过设计FPGA内部逻辑或用VHDL语言编写内部执行模块来实现成像系统的数据采集与控制，从而实现上述各单元的功能。本实施例采用VHDL语言编写FPGA内部执行单元。

以下对FPGA系统控制电路各个单元的功能进行说明：

1)时钟单元。CCD成像系统需要众多的时钟频率，如模数转换器的配置时钟，FPGA数据缓存时钟，图像数据传输时钟，CCD读取以及水平驱动频率。除这些时钟外，还需要CCD纵向转移时钟以及为控制爆光时间而设置的参考时钟等。这些时钟主要由FPGA内部数字时钟管理器DCM生成。

2)命令与状态通信单元。该模块主要功能是完成与采集计算机的命令与状态通信。该模块将采集计算机发来的CCD成像系统控制命令解析后配置相应的寄存器。

3)CCD驱动时序产生单元。该模块根据输入的时钟信号及曝光控制控制指令生成CCD需要的控制时序。

4)模数转换器设置单元，该模块根据命令与状态通信模块更改的寄存器值，完成4片模数转换器AD9826的寄存器配置，配置内容包括工作模式、增益设置、直流偏置、颜色模式、采样时钟极性、数据锁存时钟极性以及像元增益等。

5)帧速调节与快门控制单元。该模块的作用是通过设置帧间隔时间长短来控制相机拍照的帧速以及控制快门开关的时机来控制CCD成像曝光时间。

6)图像缓存与光纤接口数据收发单元，该模块的功能为接收模数转换器发来的数字图像信号，在FPGA内建的缓存中将这些信号进行整合，使其符合采集协议，然后将图像数据通过光纤接口发送到采集计算机。

7)模数转换数据输入单元，采集并缓存模数转换器AD9826转换后输入到FPGA的数字视频信号。

9)FPGA供电电路单元，由产生FPGA各种工作电压的线性稳压电路和相应的电源滤波电路组成。

CCD时序驱动电路，与FPGA系统控制电路连接接收FPGA系统控制单元发送的CCD驱动信号，并对该驱动信号进行电平转换后发送至CCD焦平面电路；CCD功率驱动的关键参数为引脚电容和工作频率，可通过驱动时钟上升时间和驱动电压摆幅来确定不同引脚电容所需的充电电流：

i＝Cdv/dt(式1)

为了满足大面阵CCD驱动引脚高速及大电容负载的驱动要求，本实施例选用intersil公司的EL71xx系列以及EL72xx系列等。该集成功率芯片具有驱动电流大、可靠性高、体积小、硬件电路设计简单等优点。

CCD焦平面电路的输入端与CCD时序驱动电路连接，输出端和视频信号处理电路连接，实现CCD输出信号跟随缓冲及产生CCD工作所需的偏置电压；为了防止CCD输出的视频信号受CCD驱动信号的串扰，在电路PCB板布线时，将视频信号与驱动信号分布在电路板的不同信号层，并在信号层中间插入地平面层。

视频信号处理电路，与FPGA系统控制电路连接，用于对CCD输出的视频信号进行调理，并经过模数转换电路实现视频信号数字化采集等；具体的，包括电压跟随电路、前置运放电路、滤波电路以及模数转换电路顺序连接，电压跟随电路采用ADI公司的NPN型三极管MAT12实现，前置运放电路采用ADI公司的ADA4817实现9倍放大，滤波电路也是采用ADA4817实现低通滤波器。其中电压跟随电路接收CCD视频信号的输出，本实施例采用E2V公司的CCD203-82，该CCD为4096×4136像素的全帧型面阵CCD探测器，其输出信号的最大幅度为490mV，是浮置在24V左右直流电平上的负极性空间离散的模拟信号。如果直接将该信号用于后级放大及数模转换，则容易使放大器和ADC饱和，并且不利于有用信号的提取，因此必须对该信号进行隔直、并通过前置运放电路及滤波电路等前级处理，然后再输入到模数转换，实现视频信号的数字化处理。

模拟量遥测电路的输入端和CCD焦平面的输出端连接，接收CCD焦平面电路发送的电压及温度信号，监测CCD成像系统的工作电压及温度参数；其输出端和FPGA系统控制电路的输入端连接，将监测到的电压及温度参数转化为数字信号后发送至FPGA系统控制单元，实现CCD内部温度传感器的数据采集，并监测系统的各种工作电压、CCD温度及工作环境温度等参数；

光纤数据接口电路，与FPGA系统控制电路连接，并通过光纤与远程控制端的光纤\USB转换接口电路连接；实现图像数据发送和成像系统控制指令接受等功能，为了实现通过光纤接口发送CCD图像数据，首先利用串并/并串转化器，如本实施例采用的TI公司TLK2501，将CCD图像数据进行编码转换，然后通过光纤接口发送到光纤\USB转换接口的图像数据采集系统，本实施采用的光模块型号是AVAGO公司的AFBR-57R5APZ，实现了图像数据高速、可靠传输。

光纤\USB接口转换电路，与光纤数据接口电路及采集控制计算机连接；实现图像数据的接收及采集控制计算机与CCD控制器的远距离通讯；为了便于CCD控制器发送的光纤接口图像数据与采集计算机的连接，专门设计了光纤与USB接口的转接板，实现数据格式的转换，并通过USB接口发送控制指令到CCD控制器以随时改变CCD的工作模式。

Claims (9)

1.一种高速低噪声大面阵CCD成像系统，包括相机头、CCD芯片和CCD控制器；其特征在于：

还包括设置于相机头内部的电路PCB板，所述CCD芯片焊接在该电路PCB板上；所述电路PCB板与CCD控制器连接；

所述CCD芯片上设置有CCD焦平面电路；

所述CCD控制器包括光纤数据接口电路、FPGA系统控制电路、CCD时序驱动电路、视频信号处理电路和模拟量遥测电路；

所述光纤数据接口电路、视频信号处理电路、模拟量遥测电路和FPGA系统控制单元连接，CCD焦平面电路的输出端与视频信号处理电路和模拟量遥测电路的输入端连接，CCD焦平面电路的输入端和CCD时序驱动电路的输出端连接，CCD时序驱动电路的输入端和FPGA系统控制单元的输出端连接。

2.根据权利要求1所述的高速低噪声大面阵CCD成像系统，其特征在于：所述的视频信号处理电路包括依次连接的电压跟随电路、前置运放电路、滤波电路及模数转换电路，所述CCD焦平面电路的输出端与电压跟随电路的输入端链接；所述模数转换电路和FPGA系统控制单元连接。

3.根据权利要求1所述的高速低噪声大面阵CCD成像系统，其特征在于：所述CCD焦平面电路分为两个不同信号层，两个信号层中间插入地平面层。

4.根据权利要求1所述的高速低噪声大面阵CCD成像系统，其特征在于：所述FPGA系统控制电路包括FPGA芯片，所述FPGA芯片型号为XC4VLX60。

5.根据权利要求1所述的高速低噪声大面阵CCD成像系统，其特征在于：所述CCD时序驱动电路采用EL71xx或EL72xx。

6.根据权利要求1所述的高速低噪声大面阵CCD成像系统，其特征在于：所述光纤数据接口电路包括转化器和光纤模块，所述转化器的型号为TLK2501，所述光纤模块的型号为AFBR-57R5APZ。

7.根据权利要求1或2所述的高速低噪声大面阵CCD成像系统，其特征在于：所述模拟量遥测电路包括模数转换芯片，所述模数转换芯片的型号为LTC1598。

8.根据权利要求1或2所述的高速低噪声大面阵CCD成像系统，其特征在于：还包括CCD控制箱和控制箱安装座，所述控制箱安装座设置于相机头侧面，所述CCD控制箱设置于控制箱安装座上；所述CCD控制器位于CCD控制箱中。

9.根据权利要求1或2所述的高速低噪声大面阵CCD成像系统，其特征在于：所述的电路PCB板内侧镀金。