CN205901709U - 一种包装产品计数装置 - Google Patents

Abstract

一种包装产品计数装置，包括输出脉冲产生单元、窄脉冲过滤单元、第二窄脉冲过滤单元、计数处理单元。输出脉冲产生单元输出的计数脉冲由窄脉冲过滤单元滤除窄脉冲干扰后送至计数处理单元进行计数，计数值作为计数装置的计数结果。所述装置还包括传输速度变换单元，需要过滤的窄脉冲最大宽度能够跟随包装产品传输速度进行自适应变化，且能通过改变电路参数进行调整。所述计数装置能够应用在各种包装生产线上需要对包装产品数量进行计数的场合。

Description

一种包装产品计数装置

技术领域

本实用新型涉及一种包装辅助设备，尤其是一种包装产品计数装置。

背景技术

在各种产品的自动包装过程中，需要对包装产品数量进行计数。包装产品数量计数经常采用光电开关、霍尔开关、磁簧开关，或者是电感式接近开关、电容式接近开关等检测装置对包装产品运输传送过程进行检测，当运输线上有包装产品经过时，检测装置产生一个初始计数脉冲信号，由各种计数装置或者控制系统对包装产品数量进行计数与包装控制。由于包装产品传输过程存在晃动、传输机构存在抖动、机械开关自身的触点抖动等原因，造成检测装置产生的初始计数脉冲信号边沿存在抖动脉冲，即窄脉冲干扰信号。包装运输线传输速度不同，窄脉冲干扰信号的宽度也不一样。

发明内容

为了解决现有包装生产线上产品计数装置所存在的问题，本实用新型提供了一种包装产品计数装置，包括计数脉冲产生单元、窄脉冲过滤单元、传输速度变换单元、计数处理单元。

所述计数脉冲产生单元输出初始脉冲且连接至窄脉冲过滤单元的输入脉冲端，窄脉冲过滤单元的输出脉冲端输出计数脉冲至计数处理单元。

所述窄脉冲过滤单元由双向模拟开关控制。

所述传输速度变换单元的输入信号为计数脉冲产生单元安装处的包装产品传输速度，传输速度变换单元的输出送至窄脉冲过滤单元的控制电压输入端。

所述窄脉冲过滤单元包括输入脉冲驱动电路、快速放电电路、快速充电电路、电容、施密特电路；所述输入脉冲驱动电路的输入端为窄脉冲过滤单元的输入脉冲端；所述快速放电电路的一端为输入端且连接至输入脉冲驱动电路的输出端，另外一端为输出端且连接至施密特电路输入端；所述快速充电电路的一端为输入端且连接至输入脉冲驱动电路的输出端，另外一端为输出端且连接至施密特电路输入端；所述电容的一端连接至施密特电路输入端，另外一端连接至公共地或者是施密特电路的供电电源；所述施密特电路的输出端为输出脉冲端。

所述快速放电电路包括快速放电二极管、充电电阻、快速放电开关；所述快速放电二极管与充电电阻并联后，阴极连接至快速放电开关的一端，阳极为快速放电电路的输出端；所述快速放电开关的另外一端为快速放电电路的输入端；所述快速充电电路包括快速充电二极管、放电电阻、快速充电开关；所述快速充电二极管与放电电阻并联后，阳极连接至快速充电开关的一端，阴极为快速充电电路的输出端；所述快速充电开关的另外一端为快速充电电路的输入端。

所述快速放电开关、快速充电开关均为电平控制的双向模拟开关控制。所述施密特电路为同相施密特电路；所述快速放电开关的控制端连接至窄脉冲过滤单元的输出脉冲的反相输出端；所述快速充电开关的控制端连接至窄脉冲过滤单元的输出脉冲端。

本实用新型的有益效果是：所述包装产品计数装置自动过滤计数脉冲信号中负宽脉冲期间的正窄脉冲和正宽脉冲期间的负窄脉冲，且能够快速恢复过滤能力过滤连续的正窄脉冲或者负窄脉冲干扰信号，消除计数脉冲信号中的上升沿连续抖动和下降沿连续抖动，避免或者减少计数误差；需要过滤的窄脉冲最大宽度能够跟随包装产品传输速度进行自适应变化，且能通过改变电路参数进行调整。

附图说明

图1为包装产品计数装置实施例结构框图；

图2为窄脉冲过滤单元实施例1；

图3为窄脉冲过滤单元实施例1的输入脉冲和输出脉冲波形；

图4为窄脉冲过滤单元实施例2；

图5为窄脉冲过滤单元实施例3；

图6为窄脉冲过滤单元实施例3的输入脉冲和输出脉冲波形；

图7为窄脉冲过滤单元实施例4；

图8为窄脉冲过滤单元实施例5；

图9为窄脉冲过滤单元实施例6；

图10为传输速度变换单元实施例。

具体实施方式

以下结合附图对本实用新型作进一步说明。

如图1所示为包装产品计数装置实施例结构框图。计数脉冲产生单元101输出初始脉冲M1，由窄脉冲过滤单元201对M1进行窄脉冲过滤，得到滤除干扰脉冲之后的计数脉冲N1；计数脉冲N1被送至计数处理单元301进行计数，计数数值作为计数装置的计数结果。

计数脉冲产生单元为生产线上常用的光电开关、霍尔开关、磁簧开关，或者是电感式接近开关、电容式接近开关等计数检测装置。当包装生产线有包装产品经过时输出一个初始脉冲信号。初始脉冲即为未滤除干扰信号的计数脉冲。

计数处理单元可以采用本领域技术人员所熟知的各种方法实现，优选采用MCU为核心的电路来实现。

窄脉冲过滤单元包括输入脉冲驱动电路、快速放电电路、快速充电电路、电容和施密特电路。

如图2所示为窄脉冲过滤单元实施例1。图2所示实施例1中，输入脉冲驱动电路为同相驱动器F10，F10输入端为输入脉冲端P1；快速放电二极管、充电电阻、快速放电开关分别为二极管D11、电阻R11、开关T11，组成了快速放电电路；快速充电二极管、放电电阻、快速充电开关分别为二极管D12、电阻R12、开关T12，组成了快速充电电路；电容为电容C11。施密特电路F11为同相施密特电路，图2所示实施例1中输出脉冲P2与输入脉冲P1同相。电容C11的一端接施密特电路的输入端，即F11的输入端A2，另外一端连接至公共地。二极管D11的阳极连接至F11的输入端A2，阴极与开关T11串联后连接至F10输出端，当开关T11导通时，二极管D11的单向电流流向为从F11的输入端A2流向F10输出端。二极管D12的阴极连接至F11的输入端A2，阳极与开关T12串联后连接至F10输出端，当开关T12导通时，二极管D12的单向电流流向为从F10输出端流向F11的输入端A2。

快速放电开关、快速充电开关为电平控制的双向模拟开关。图2所示实施例1中，开关T11、开关T12均选择控制信号为高电平时开关接通，控制信号为低电平时开关关断的双向模拟开关，型号可以选择CD4066，或者是CD4016。图2所示实施例1中施密特电路F11为同相施密特电路，输出脉冲P2(图2中A3点)直接连接至开关T12的电平控制端，输出脉冲P2的高、低电平分别控制开关T12接通、关断；输出脉冲P2经过反相器F12后(图2中点)连接至开关T11的电平控制端，输出脉冲P2的高、低电平分别控制开关T11关断、接通。受到输出脉冲P2的控制，开关T11与开关T12中总是一个处于接通状态，另外一个处于关断状态。

图3为窄脉冲过滤单元实施例1的输入脉冲和输出脉冲波形。图3中，P1为输入脉冲，P2为输出脉冲，当P1低电平为正常的负宽脉冲时，图2中A2点电位与A1点低电平电位一致，P2为低电平，开关T11接通、T12关断。正窄脉冲11的高电平通过充电电阻R11对电容C11充电，使A2点电位上升；由于窄脉冲11的宽度小于时间T1，A2点电位在窄脉冲11结束时仍低于施密特电路F11的上限门槛电压，因此，P2维持为低电平，开关T11维持接通；窄脉冲11结束时，A1点重新变为低电平且通过快速放电二极管D11使电容C11快速放电，使A2点电位与A1点低电平电位一致，恢复至窄脉冲11来临前的状态，其抗干扰能力得到迅速恢复，当后面紧接有连续的正窄脉冲干扰信号时，同样能够过滤掉。正窄脉冲12、正窄脉冲13的宽度均小于时间T1，因此，当窄脉冲12、窄脉冲13中的每一个结束时，P2维持为低电平，A1点重新变为低电平且通过快速放电二极管D11使电容C11快速放电，使A2点电位与A1点低电平电位一致。

脉冲14为正常的正宽脉冲，P1在上升沿20之后维持高电平时间达到T1时，A1的高电平通过充电电阻R11对电容C11充电，使A2点电位上升达到施密特电路F11的上限门槛电压，施密特电路F11输出P2在上升沿25处从低电平变为高电平，使开关T11关断、T12接通；A1点的高电平通过快速充电二极管D12使电容C11快速充电，使A2点电位与A1点高电平电位一致，P2维持为高电平。

负窄脉冲15的低电平通过放电电阻R12对电容C11放电，使A2点电位下降；由于窄脉冲15的宽度小于时间T2，A2点电位在窄脉冲15结束时仍高于施密特电路F11的下限门槛电压，因此，P2维持为高电平，开关T12维持接通；窄脉冲15结束时，A1点重新变为高电平且通过快速充电二极管D12使电容C11快速充电，使A2点电位与A1点高电平电位一致，恢复至窄脉冲15来临前的状态，其抗干扰能力得到迅速恢复，当后面紧接有连续的负窄脉冲干扰信号时，同样能够过滤掉。负窄脉冲16、负窄脉冲17、负窄脉冲18的宽度均小于时间T2，因此，当窄脉冲16、窄脉冲17、窄脉冲18中的每一个结束时，P2维持为高电平，A1点重新变为高电平且通过快速充电二极管D12使电容C11快速充电，使A2点电位与A1点高电平电位一致。

P1在下降沿21之后维持低电平时间达到T2时，表示P1有一个正常的负宽脉冲，A1的低电平通过放电电阻R12对电容C11放电，使A2点电位下降达到施密特电路F11的下限门槛电压，施密特电路F11输出P2在下降沿26处从高电平变为低电平，使开关T11接通、T12关断；A1点的低电平通过快速放电二极管D11使电容C11快速放电，使A2点电位与A1点低电平电位一致，P2维持为低电平。P1的负宽脉冲19宽度大于T2，在负宽脉冲19的上升沿22之后维持高电平时间达到T1时，P2在上升沿27处从低电平变为高电平。

窄脉冲过滤单元将P1信号中的窄脉冲11、窄脉冲12、窄脉冲13、窄脉冲15、窄脉冲16、窄脉冲17、窄脉冲18都过滤掉，而正宽脉冲14、负宽脉冲19能够通过，使P2信号中出现相应的正宽脉冲23和负宽脉冲24。输出脉冲P2与输入脉冲P1同相，而输出的宽脉冲23上升沿比输入的宽脉冲14上升沿滞后时间T1，下降沿滞后时间T2。

窄脉冲11、窄脉冲12、窄脉冲13为正窄脉冲，其中窄脉冲11为单个干扰脉冲，窄脉冲12、窄脉冲13为初始脉冲边沿的连续抖动脉冲。时间T1为窄脉冲过滤单元能够过滤的最大正窄脉冲宽度。T1受到充电时间常数、输入脉冲P1的高电平电位、输入脉冲P1的低电平电位和施密特电路F11的上限门槛电压共同影响。通常情况下，输入脉冲P1的高电平电位和低电平电位为定值，因此，调整T1的值可以通过改变充电时间常数或者施密特电路的上限门槛电压来进行。图2中，充电时间常数为充电电阻R11与电容C11的乘积。

窄脉冲15、窄脉冲16、窄脉冲17、窄脉冲18为负窄脉冲，其中窄脉冲15为单个干扰脉冲，窄脉冲16、窄脉冲17、窄脉冲18为初始脉冲边沿的连续抖动脉冲。时间T2为窄脉冲过滤单元能够过滤的最大负窄脉冲宽度。T2受到放电时间常数、输入脉冲P1的高电平电位、输入脉冲P1的低电平电位和施密特电路F11的下限门槛电压共同影响。通常情况下，输入脉冲P1的高电平电位和低电平电位为定值，因此，调整T2的值可以通过改变放电时间常数或者施密特电路的下限门槛电压来进行。图2中，放电时间常数为放电电阻R12与电容C11的乘积。

图2中，二极管D11与电阻R11并联后再与开关T11串联，输入脉冲P1从A1点先经过开关T11、然后经过二极管D11与电阻R11的并联电路到达A2点，按照脉冲信号流向关系，快速放电开关串联连接在快速放电二极管与充电电阻的并联电路的前面；二极管D12与电阻R12并联后再与开关T12串联，按照脉冲信号流向关系，快速充电开关串联连接在快速充电二极管与放电电阻的并联电路的前面。快速放电开关的串联位置也可以放在快速放电二极管与充电电阻的并联电路的后面，同样地，快速充电开关的串联位置也可以放在快速充电二极管与放电电阻的并联电路的后面。另外，电容C11接公共地的一端也可以改接在窄脉冲过滤单元的供电电源端(即施密特电路F11的供电电源+VCC)。

图2中，施密特电路F11也可以选择反相施密特电路，此时输出脉冲P2与输入脉冲P1反相，输出脉冲P2及其反相信号控制开关T11、开关T12的连接方式需要按照输出脉冲P2的高、低电平分别控制开关T12关断、接通，输出脉冲P2的高、低电平分别控制开关T11接通、关断来进行。

图4所示为窄脉冲过滤单元实施例2，输入脉冲驱动电路为同相驱动器F20，F20输入端为输入脉冲端P1；快速放电二极管、充电电阻、快速放电开关分别为二极管D21、电阻R21、开关T21，快速充电二极管、放电电阻、快速充电开关分别为二极管D22、电阻R22、开关T22，电容为电容C21。施密特电路F21为同相施密特电路，输出脉冲P2(图4中B3点)直接连接至开关T22的电平控制端；输出脉冲P2经过反相器F22后(图4中点)连接至开关T21的电平控制端。图4所示实施例2与图2所示的实施例1结构类似，不同之处一是电容C21的一端接施密特电路的输入端，另外一端连接至窄脉冲过滤单元的供电电源+VCC，不同之处二是按照脉冲信号流向关系，快速放电开关的串联位置在快速放电二极管与充电电阻的并联电路的后面，即开关T21串联在二极管D21与电阻R21并联电路的后面。图4所示实施例2的工作原理与图2所示实施例1相同。

如图5所示为窄脉冲过滤单元实施例3，输入脉冲驱动电路为同相驱动器F30，F30输入端为输入脉冲端P1；快速放电二极管、充电电阻分别为二极管D31、电阻R31，快速充电二极管、放电电阻分别为二极管D32、电阻R32，快速放电开关与快速充电开关为数字控制的多路模拟开关T31，T31的常开开关为快速放电开关，常闭开关为快速充电开关；二极管D31、电阻R31与多路模拟开关T31的常开开关(图5中C1)组成快速放电电路，二极管D32、电阻R32与多路模拟开关T31的常闭开关(图5中C0)组成快速充电电路；电容为电容C31，电容C31的一端接施密特电路的输入端，即F31的输入端C2，另外一端连接至公共地。施密特电路F31为反相施密特电路，要求输出脉冲P2的高电平控制快速放电开关接通、快速充电开关关断，低电平控制快速放电开关关断、快速充电开关接通；图5中，输出脉冲P2(图5中C3点)直接连接至多路模拟开关T31的数字控制端，输出脉冲P2的高电平控制多路模拟开关T31的常开开关接通、常闭开关关断，即输出脉冲P2的高电平控制快速放电开关接通、快速充电开关关断；输出脉冲P2的低电平控制多路模拟开关T31的常开开关关断、常闭开关接通，即输出脉冲P2的低电平控制快速放电开关关断、快速充电开关接通。

数字控制的多路模拟开关可以选择CD4051、CD4052、CD4053等不同型号的器件。图6为窄脉冲过滤单元实施例3的输入脉冲和输出脉冲波形。图6中，P1为输入脉冲，P2为输出脉冲，当P1低电平为正常的负宽脉冲时，图5中C2点电位与脉冲输入端C4点低电平电位一致，P2为高电平，T31常开开关接通、常闭开关关断。正窄脉冲31的高电平通过充电电阻R31对电容C31充电，使C2点电位上升；由于窄脉冲31的宽度小于时间T1，C2点电位在窄脉冲31结束时仍低于施密特电路F31的上限门槛电压，因此，P2维持为高电平，T31状态维持；窄脉冲31结束，C4点重新变为低电平且通过快速放电二极管D31使电容C31快速放电，使C2点电位与C4点低电平电位一致，恢复至窄脉冲31来临前的状态，其抗干扰能力得到迅速恢复，当后面紧接有连续的正窄脉冲干扰信号时，同样能够过滤掉。正窄脉冲32、正窄脉冲33的宽度均小于时间T1，因此，当窄脉冲32、窄脉冲33中的每一个结束时，P2维持为高电平，C4点重新变为低电平且通过快速放电二极管D31使电容C31快速放电，使C2点电位与C4点低电平电位一致。

脉冲34为正常的正宽脉冲，P1在上升沿40之后维持高电平时间达到T1时，C4的高电平通过充电电阻R31对电容C31充电，使C2点电位上升达到施密特电路F31的上限门槛电压，施密特电路F31输出P2在下降沿45处从高电平变为低电平，使T31常开开关关断、常闭开关接通；C4点的高电平通过快速充电二极管D32使电容C31快速充电，使C2点电位与C4点高电平电位一致，P2维持为低电平。

负窄脉冲35的低电平通过放电电阻R32对电容C31放电，使C2点电位下降；由于窄脉冲35的宽度小于时间T2，C2点电位在窄脉冲35结束时仍高于施密特电路F31的下限门槛电压，因此，P2维持为低电平，T31状态维持；窄脉冲35结束，C4点重新变为高电平且通过快速充电二极管D32使电容C31快速充电，使C2点电位与C4点高电平电位一致，恢复至窄脉冲31来临前的状态，其抗干扰能力得到迅速恢复，当后面紧接有连续的负窄脉冲干扰信号时，同样能够过滤掉。负窄脉冲36、负窄脉冲37、负窄脉冲38的宽度均小于时间T2，因此，当窄脉冲36、窄脉冲37、窄脉冲38中的每一个结束时，P2维持为低电平，C4点重新变为高电平且通过快速充电二极管D32使电容C31快速充电，使C2点电位与C4点高电平电位一致。

P1在下降沿41之后维持低电平时间达到T2时，表示P1有一个正常的负宽脉冲，C4的低电平通过放电电阻R32对电容C31放电，使C2点电位下降达到施密特电路F31的下限门槛电压，施密特电路F31输出P2在上升沿46处从低电平变为高电平，使T31常开开关接通、常闭开关关断；C4点的低电平通过快速放电二极管D31使电容C31快速放电，使C2点电位与C4点低电平电位一致，P2维持为高电平。P1的负宽脉冲39宽度大于T2，在负宽脉冲39的上升沿42之后维持高电平时间达到T1时，P2在下降沿47处从高电平变为低电平。

窄脉冲过滤单元将P1信号中的窄脉冲31、窄脉冲32、窄脉冲33、窄脉冲35、窄脉冲36、窄脉冲37、窄脉冲38都过滤掉，而正宽脉冲34、负宽脉冲39能够通过，使P2信号中出现相应的、且与P1反相的负宽脉冲43和正宽脉冲44。窄脉冲31、窄脉冲32、窄脉冲33为正窄脉冲，其中窄脉冲31为干扰脉冲，窄脉冲32、窄脉冲33为初始脉冲边沿的连续抖动脉冲。窄脉冲35、窄脉冲36、窄脉冲37、窄脉冲38为负窄脉冲，其中窄脉冲35为干扰脉冲，窄脉冲36、窄脉冲37、窄脉冲38为初始脉冲边沿的连续抖动脉冲。

图6中，时间T1为窄脉冲过滤单元能够过滤的输入的最大正窄脉冲宽度，调整T1的值可以通过改变充电时间常数或者施密特电路的上限门槛电压来进行。图5中，充电时间常数为充电电阻R31与电容C31的乘积。时间T2为窄脉冲过滤单元能够过滤的输入的最大负窄脉冲宽度。调整T2的值可以通过改变放电时间常数或者施密特电路的下限门槛电压来进行。图5中，放电时间常数为放电电阻R32与电容C31的乘积。

图5中，多路模拟开关T31采用的是分配器接法，由数字信号C3控制输入脉冲P1分配至快速放电电路或者是快速充电电路；多路模拟开关T31也可以采用选择器接法，即输入脉冲P1同时送至快速放电电路与快速充电电路，由数字信号控制选择快速放电电路或者是快速充电电路的信号连接至施密特电路。

图5中，电容C31接公共地的一端也可以改接在窄脉冲过滤单元的供电电源端。

图5中，施密特电路F31也可以选择同相施密特电路。

图7所示为窄脉冲过滤单元实施例4，输入脉冲驱动电路为同相驱动器F39，F39输入端为输入脉冲端P1；快速放电二极管、充电电阻分别为二极管D35、电阻R35，快速充电二极管、放电电阻分别为二极管D36、电阻R36，快速放电开关与快速充电开关为数字控制的多路模拟开关T35；电容为电容C35，电容C35的一端接施密特电路的输入端，即F35的输入端D2，另外一端连接至公共地。图7所示实施例4与图5所示实施例3的结构类似，不同之处在于一是多路模拟开关T35采用了选择器接法，选择器接法与分配器接法从工作原理上没有什么不同；二是施密特电路F35为同相施密特电路，输出脉冲P2与输入脉冲P1同相，输出脉冲P2(图7中D3点)直接连接至多路模拟开关T35的数字控制端，所以T35的常闭开关为快速放电开关，常开开关为快速充电开关；二极管D35、电阻R35与多路模拟开关T35的常闭开关(图7中D0)组成快速放电电路，二极管D36、电阻R36与多路模拟开关T35的常开开关(图7中D1)组成快速充电电路。

图8所示为窄脉冲过滤单元实施例5。实施例5中，输入脉冲驱动电路为同相驱动器F50，F50输入端为输入脉冲端P1；快速放电二极管、快速放电开关分别为二极管D51、开关T51，组成了快速放电电路；快速充电二极管、快速充电开关分别为二极管D52、开关T52，组成了快速充电电路；电容为电容C51；施密特电路F51为反相施密特电路，因此，图8所示实施例5中输出脉冲P2与输入脉冲P1反相，输出脉冲P2(图8中E3点)直接连接至开关T51的电平控制端；输出脉冲P2经过反相器F52后(图8中点)连接至开关T52的电平控制端。

图8所示实施例5中，分别与快速放电二极管、快速充电二极管并联的充电电阻、放电电阻被取消，均由并联在输入脉冲端E1和施密特电路输入端E2的充放电电阻R51代替。此电路为充电电阻与放电电阻相同的特例，可以简化电路结构。

图9所示为窄脉冲过滤单元实施例6。实施例6中，输入脉冲驱动电路为同相驱动器F60，F60输入端为输入脉冲端P1；快速放电二极管为二极管D61，快速充电二极管为二极管D62，快速放电开关与快速充电开关为数字控制的多路模拟开关T61；电容为电容C61，电容C61的一端接施密特电路的输入端，即F61的输入端F2，另外一端连接至公共地；多路模拟开关T61采用分配器接法。施密特电路F61为同相施密特电路，输出脉冲P2与输入脉冲P1同相，输出脉冲P2(图9中F3点)直接连接至多路模拟开关T61的数字控制端，所以T61的常闭开关为快速放电开关，常开开关为快速充电开关；二极管D61与多路模拟开关T41的常闭开关(图9中F0)组成快速放电电路，二极管D62与多路模拟开关T61的常开开关(图9中F1)组成快速充电电路。

图9所示实施例6中，分别与快速放电二极管、快速充电二极管并联的充电电阻、放电电阻被取消，均由并联在输入脉冲端F4和施密特电路输入端F2的充放电电阻R61代替。此电路也为充电电阻与放电电阻相同的特例，可以简化电路结构。

如图1所示，包装产品计数装置实施例还包括传输速度变换单元401，图10为传输速度变换单元实施例，传输速度变换单元的输入为包装产品传输速度n，输出为控制电压UK。

计数脉冲产生单元的输出脉冲边沿的连续抖动窄脉冲的宽度受包装产品传输速度n的影响改变。当传输速度n增大时，计数脉冲产生单元的输出脉冲边沿的连续抖动脉冲的宽度减小；当产品传输速度n减小时，计数脉冲产生单元的输出脉冲边沿的连续抖动脉冲的宽度增大。

图10中，F71为速度传感器。F71将产品传输速度n转换为电压Un输出。运放F72及电阻R76、电阻R77、电阻R78、电阻R79组成零值调整电路，控制电压UK从运放F72输出端输出。零值调整电路的作用之一是通过改变输入的零值调整电压VREF，将产品传输速度n的最小速度(通常为0)对应的控制电压UK调整为非0值；二是提高控制电压UK的驱动能力。输入速度范围对应的控制电压UK的范围通过调整速度传感器F71参数、零值调整电路参数和零值调整电压VREF来进行。图10实施例中，当产品传输速度n增大时，输出控制电压UK增大；产品传输速度n减小时，输出控制电压UK减小。

控制电压UK被送至窄脉冲过滤单元，用于控制其中的输入脉冲驱动电路输出的高电平电位。输入脉冲驱动电路采用CMOS驱动电路、高速CMOS驱动电路来构成，或者是采用单电源供电的轨到轨运放来实现，将控制电压UK作为输入脉冲驱动电路的供电电源。此时，输入脉冲驱动电路输出的高电平为(接近)电源电位，即控制电压UK直接作为输入脉冲驱动电路输出的高电平电位，输入脉冲驱动电路输出的高电平电位跟随控制电压UK的变化而改变。在调整输入速度范围对应的控制电压UK范围时，要使控制电压UK的范围满足能够过滤的最大正窄脉冲宽度T1、最大负窄脉冲宽度T2的调整范围要求，同时控制电压UK的范围还需要满足输入脉冲驱动电路所使用器件的供电电源范围要求。输入脉冲驱动电路可以采用同相驱动器，也可以采用反相驱动器。

当充电时间常数与施密特电路的上限门槛电压保持不变时，产品传输速度n增大，输入脉冲驱动电路输出的高电平电位增大，其通过充电电阻对电容充电的速度加快，使T1减小；产品传输速度n减小，输入脉冲驱动电路输出的高电平电位减小，其通过充电电阻对电容充电的速度减慢，使T1增大。实现了干扰脉冲过滤时，能够过滤的最大正窄脉冲宽度T1的产品传输速度自调整控制，即产品传输速度n变化时，T1在一个给定的范围内跟随产品传输速度n变化。如果改变充电时间常数或者是施密特电路的上限门槛电压，则T1跟随产品传输速度n变化的给定范围整体会改变，例如，增大充电时间常数，则在同样的产品传输速度n变化范围内，T1跟随变化区间的上限值和下限值增大。

当放电时间常数与施密特电路的下限门槛电压保持不变时，产品传输速度n增大，输入脉冲驱动电路输出的高电平电位增大，其通过放电电阻对电容放电的速度加快，使T2减小；产品传输速度n减小，输入脉冲驱动电路输出的高电平电位减小，其通过放电电阻对电容放电的速度减慢，使T2增大。实现了干扰脉冲过滤时，能够过滤的最大负窄脉冲宽度T2的产品传输速度自调整控制，即产品传输速度n变化时，T2在一个给定的范围内跟随产品传输速度n变化。如果改变放电时间常数或者是施密特电路的下限门槛电压，则T2跟随产品传输速度n变化的给定范围整体会改变，例如，减小放电时间常数，则在同样的产品传输速度n变化范围内，T2跟随变化区间的上限值和下限值减小。

所述施密特电路的输入信号为电容上的电压，因此，要求施密特电路具有高输入阻抗特性。施密特电路可以选择具有高输入阻抗特性的CMOS施密特反相器CD40106、74HC14，或者是选择具有高输入阻抗特性的CMOS施密特与非门CD4093、74HC24等器件。CMOS施密特反相器或者CMOS施密特与非门的上限门槛电压、下限门槛电压均为与器件相关的固定值，因此，调整能够过滤的输入的正窄脉冲宽度、负窄脉冲宽度需要通过改变充电时间常数、放电时间常数来进行。用施密特反相器或者施密特与非门构成同相施密特电路，需要在施密特反相器或者施密特与非门后面增加一级反相器。

施密特电路还可以选择采用运算放大器来构成，采用运算放大器来构成施密特电路可以灵活地改变上限门槛电压、下限门槛电压。同样地，采用运算放大器来构成施密特电路时，需要采用具有高输入阻抗特性的结构与电路。

Claims (6)

1.一种包装产品计数装置，其特征在于：

包括计数脉冲产生单元、窄脉冲过滤单元、传输速度变换单元、计数处理单元；

所述计数脉冲产生单元输出初始脉冲且连接至窄脉冲过滤单元的输入脉冲端，窄脉冲过滤单元的输出脉冲端输出计数脉冲至计数处理单元；

所述窄脉冲过滤单元由双向模拟开关控制。

2.根据权利要求1所述的包装产品计数装置，其特征在于：所述传输速度变换单元的输入信号为计数脉冲产生单元安装处的包装产品传输速度，传输速度变换单元的输出送至窄脉冲过滤单元的控制电压输入端。

3.根据权利要求2所述的包装产品计数装置，其特征在于：

所述窄脉冲过滤单元包括输入脉冲驱动电路、快速放电电路、快速充电电路、电容、施密特电路；所述输入脉冲驱动电路的输入端为窄脉冲过滤单元的输入脉冲端；

所述快速放电电路的一端为输入端且连接至输入脉冲驱动电路的输出端，另外一端为输出端且连接至施密特电路输入端；

所述快速充电电路的一端为输入端且连接至输入脉冲驱动电路的输出端，另外一端为输出端且连接至施密特电路输入端；

所述电容的一端连接至施密特电路输入端，另外一端连接至公共地或者是施密特电路的供电电源；

所述施密特电路的输出端为输出脉冲端。

4.根据权利要求3所述的包装产品计数装置，其特征在于：所述快速放电电路包括快速放电二极管、充电电阻、快速放电开关；所述快速放电二极管与充电电阻并联后，阴极连接至快速放电开关的一端，阳极为快速放电电路的输出端；所述快速放电开关的另外一端为快速放电电路的输入端；

所述快速充电电路包括快速充电二极管、放电电阻、快速充电开关；所述快速充电二极管与放电电阻并联后，阳极连接至快速充电开关的一端，阴极为快速充电电路的输出端；所述快速充电开关的另外一端为快速充电电路的输入端。

5.根据权利要求4所述的包装产品计数装置，其特征在于：所述快速放电开关、快速充电开关均为电平控制的双向模拟开关控制。

6.根据权利要求5所述的包装产品计数装置，其特征在于：所述施密特电路为同相施密特电路；所述快速放电开关的控制端连接至窄脉冲过滤单元的输出脉冲的反相输出端；所述快速充电开关的控制端连接至窄脉冲过滤单元的输出脉冲端。