CN205864459U - 一种电力2兆信号转为以太网网络信号的转换系统 - Google Patents

Abstract

一种电力2兆信号转为以太网网络信号的转换系统，包括2兆信号集成模块、现场可编程逻辑门阵列FPGA模块、ARM主控模块以及以太网控制模块，本实用新型的系统转换电力数据的实时性和可靠性有很大提高，并且系统具有成本低、体积小的特点，适用于智能电网调度主站，以及子站系统，满足了智能电网通信的更高要求。

Description

一种电力2兆信号转为以太网网络信号的转换系统

技术领域

本实用新型涉及智能电网调度系统，特别是涉及一种电力2兆信号转为以太网网络信号的转换系统。

背景技术

目前，变电站与主站调度的通信主要有光纤、微波、载波、专线、数据网等，在智能电网大发展的背景下如何让整合现有电网数据通信资源，满足智能电网智能通信要求是电网通信领域一项重要任务。目前，以光纤为主干的数据通讯网已在各电厂、供电局、变电站，与数据网同时存在。传统的2兆协议转换器是将2兆信号转化为232信号，在将232信号送往串口服务器转化为网络信号，这种方式不仅会带来信号延时，而且存在数据存储容量、小误码率高以及物理故障频发等问题。因此，将当今先进的仪器仪表技术、通讯传感技术、计算机控制、数据处理技术，与高压骨干电网有效融合在一起，对现有电网进行改造升级、尽可能提高电网的效率，适应智能电网的发展要求，是一个需要解决的问题。

因此，急需一种能够满足电网通信要求的2兆信号转为网络信号的网络系统。

实用新型内容

本实用新型的目的是提供一种转换效率高、误码率低、系统链路故障率、系统稳定性提高的一种电力2兆信号转为以太网网络信号的转换系统。

为实现上述实用新型目的，本实用新型提供的技术方案是：

一种电力2兆信号转为以太网网络信号的转换系统，包括2兆信号集成模块、现场可编程逻辑门阵列FPGA模块、ARM主控模块以及以太网控制模块， 2兆集成模块包含2兆信号的编解码，将变电站传来的线路信号产生并转换为特定波形；现场可编程逻辑门阵列FPGA模块接收、发送2兆链路数据；ARM主控模块将主控芯片ARM处理器、存储器模块、复位模块、看门狗电路和外围电源模块集成在一起组成主控板，完成链路实时建立，数据的冗余校验以及信令的分时隙提取与插入和数据的缓存；以太网控制模块完成2兆信号和网络数据的交换处理以及与服务器的数据交互；所述系统的输入电压为5V直流稳压电源，所述2兆信号集成模块采采用5V电源供电。

进一步地，所述主控芯片ARM处理器实现系统总体控制；

所述存储器模块包括Flash存储器和SRAM存储器，Flash存储器用于存储系统运行所需的程序和重要数据，在掉电的情况下，程序和数据也不会丢失，SDRAM存储器的作用是存放系统运行时的程序和数据；

所述复位模块将主控模块恢复到初始状态；

所述外围电源模块将5V电源供电转换成不同电压等级；

所述看门狗为系统提供计数功能，保证主控单元的稳定运行。

进一步地，所述外围电源模块中设有低压差(LDO)稳压器，通过低压差(LDO)稳压器的电源电压为1.8V，最大输出电流为0.8A。进一步地，所述2兆集成模块用于恢复2.048MHz线路时钟以及2兆物理线路的阻抗匹配和过流过压保护。

进一步地，所述现场可编程逻辑门阵列FPGA模块完成与2兆数据的汇集和串并行的转换，在接收信号时，变电站端遥测、遥信的2兆信号数据通过变压器，经2兆线路接口部分到达FPGA芯片的输入输出管脚，FPGA对基带传输的编码方式：三阶高密度双极性码编码HDB3的2兆链路电网实时数据进行译码和时钟提取，译码后的不归零码NRZ和线路时钟作为后续的输入数据，现场可编程逻辑门阵列FPGA模块对译码后的数据做帧同步检测和循环冗余校验码CRC校验处理，提取2兆数据帧中的信息，FPGA检测到帧同步后，按复帧结构对2兆数据进行缓存，并通过FPGA与ARM处理器接口将数据送到主控制芯片；

发送数据时，对从ARM主控模块传来的数据进行组帧，缓存处理，经过组帧后，送到三阶高密度双极性码编码模块，最后传到线路接口端。

进一步地，所述ARM主控模块的主控芯片为S3C2410B芯片和EP2C35F484C8芯片，存储器包括闪存FLASH和数据同步动态随机存储器SDRAM，FLASH容量为64Mbit，用于存储程序、操作系统和用户软件代码；SDRAM由两片容量为64Mbit的存储芯片组成，用于大数据传输中的数据存储，ARM处理器及与ARM处理器通信的系统控制中心服务器具有数据缓冲，防止数据抖动。

进一步地，所述现场可编程逻辑门阵列FPGA模块中具有连接ARM处理器的外部总线接口，所述外部总线接口为32位，用于电网数据的传输处理。

采用上述技术方案，本实用新型具有如下有益效果：

第一，本实用新型的系统转换电力数据的实时性和可靠性有很大提高，并且系统具有成本低、体积小的特点，适用于智能电网调度主站，以及子站系统，满足了智能电网通信的更高要求。

第二，实际应用中，通过智能电网调度控制系统数据采集界面报文监视，以及报文解析仪器分析，本实用新型的系统解析报文误码率大大降低，由于采用高位处理芯片，以及FPGA技术，转换效率比采用传统控制芯片提高了3倍。采用嵌入式集成技术系统链路故障率大大降低，系统稳定性大大提高。经运行表明，系统很好的满足了智能电网调度监控的需要。

第三，针对电网数据高速实时要求较高的特点，本系统采用了嵌入式硬件结构设计，弥补了以往转换设备的的不足，对变电站、电厂、以及新型智能单元与主站的数据传输设备的升级换代起到促进作用。

附图说明

图1为系统硬件结构示意图；

图2 为现场可编程逻辑门阵列FPGA扩展电路示意图。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，下面结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的结构图及具体实施例仅用以解释本实用新型，并不用于限定本实用新型。

图1为本实用新型的系统硬件结构图，如图1所示，本实用新型装置是一种电力2兆信号转为以太网网络信号的转换系统，包括2兆信号集成模块、现场可编程逻辑门阵列FPGA模块、ARM主控模块以及以太网控制模块，其特征在于，

2兆集成模块包含2兆信号的编解码，将变电站传来的线路信号产生并转换为特定波形；

现场可编程逻辑门阵列FPGA模块接收、发送2兆链路数据；

ARM主控模块将主控芯片ARM处理器、存储器模块、复位模块、看门狗电路和外围电源模块集成在一起组成主控板，完成链路实时建立，数据的冗余校验以及信令的分时隙提取与插入和数据的缓存；

以太网控制模块完成2兆信号和网络数据的交换处理以及与服务器的数据交互。

实施例1

系统ARM主控芯片可以采用三星公司生产的S3C2410B芯片以及Altera公司生产Cyclone系列的EP2C35F484C8芯片，各项性能指标满足变电站大数据实时数据传输和转换的需要。

主控芯片ARM处理器实现系统总体控制；存储器模块包括Flash存储器和SRAM存储器，Flash存储器用于存储系统运行所需的程序和重要数据，在掉电的情况下，程序和数据也不会丢失，SDRAM存储器的作用是存放系统运行时的程序和数据；复位模块将主控模块恢复到初始状态；

所述外围电源模块将5V电源供电转换成不同电压等级；看门狗为系统提供计数功能，保证主控单元的稳定运行。

存储器由FLASH和SDRAM构成，FLASH主要用来存储程序，操作系统和用户软件代为满足变电站实时大数据传输要求。本系统可采用SST公司的FLASH存储器39VF6401B，其容量为64Mbit。SDRAM存储芯片采用现代公司的HY57V643220HG，该存储芯片容量为64Mbit，两片57V641620HG组成一个数据存储器。

可使用Cirrus公司生产的的CS8900A网络控制器，该控制器便于开发，设计灵活，能够满足不同的配置模式，工作模式，提供了丰富的接口。

现场可编程逻辑门阵列FPGA模块负责2兆链路数据的接收，发送，数据缓存、处理等是连接ARM处理器的外部总线接口，系统FPGA使用altera公司的EP2C35F484C8FPGA的接口位数尽量要高，设计成32位，以满足高速电网数据的传输处理。

以太网侧数据流是异步突发的数据流，故ARM处理器以及与ARM处理器通信的服务器需要有数据缓冲，以防数据抖动。

以太网控制模块可以采用S3C2410处理器，是Samsung公司基于ARM公司的ARM920T处理器核，采用FBGA封装，采用0.18um制造工艺的32位微控制器。该处理器拥有:独立的16KB指令Cache和16KB数据Cache，MMU，支持TFT的LCD控制器，NAND闪存控制器，3路UART，4路DMA，4路带PWM的Timer ，I/O口，RTC，8路10位ADC，Touch Screen接口，IIC-BUS 接口，IIS-BUS 接口，2个USB主机，1个USB设备，SD主机和MMC接口，2路SPI。S3C2410处理器最高可运行在203MHz。

实施例2

图2 为现场可编程逻辑门阵列FPGA扩展电路原理的示意图，如图2所示，FPGA模块完成与2兆数据的汇集和串并行的转换。在FPGA在接收信号时，变电站端遥测遥信等2兆信号数据通过变压器后，经2兆线路接口部分到达FPGA芯片的IO管脚，FPGA对HDB3编码的2兆链路电网实时数据进行译码和时钟提取，译码后的NRZ码和线路时钟作为FPGA后续模块的数据输入，FPGA对译码后的数据做帧同步检测和CRC校验处理，提取2兆数据帧中的信息，FPGA检测到帧同步后，按复帧结构对2兆数据进行缓存，并通过FPGA与ARM处理器接口将数据送到主控制芯片。

FPGA部分发送数据时，FPGA对从ARM传来的数据进行组帧，然后进行缓存处理，经过组帧模块后，送到HDB3编码模块，最后传到线路接口端。

实施例3

本系统的软件设计为，系统程序首先要建立FPGA与以太网控制器连接，然后打开通信接口（HPI），填写poll结构数组；然后再启HPI并行通信接口，FPGA接收厂站数据，产生中断。系统在进程中，调poll函数进行I/O处理。当poll结束后，检查FPGA和网络poll函数中的返回值，若可读，进行下一步骤操作。将逻辑阵列中的数据传到以太网控制器，同时将以太网中的数据下发到逻辑阵列，以此完成收发的往复工作，该流程提升了信息处理系统的安全性和稳定性，实现系统整体资源的优化配置。

以上所述实施例仅表达了本实用新型的实施方式，其描述较为具体和详细，但并不能因此而理解为对本实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围。因此，本实用新型专利的保护范围应以所附权利要求为准。

Claims (7)

1.一种电力2兆信号转为以太网网络信号的转换系统，包括2兆信号集成模块、现场可编程逻辑门阵列FPGA模块、ARM主控模块以及以太网控制模块，其特征在于，

2兆集成模块包含2兆信号的编解码，将变电站传来的线路信号产生并转换为特定波形；

现场可编程逻辑门阵列FPGA模块接收、发送2兆链路数据；

ARM主控模块将主控芯片ARM处理器、存储器模块、复位模块、看门狗电路和外围电源模块集成在一起组成主控板，完成链路实时建立，数据的冗余校验以及信令的分时隙提取与插入和数据的缓存；

以太网控制模块完成2兆信号和网络数据的交换处理以及与服务器的数据交互；

所述系统的输入电压为5V直流稳压电源，所述2兆信号集成模块采采用5V电源供电。

2.根据权利要求1所述的电力2兆信号转为以太网网络信号的转换系统，其特征在于，所述主控芯片ARM处理器实现系统总体控制；

所述存储器模块包括Flash存储器和SRAM存储器，Flash存储器用于存储系统运行所需的程序和重要数据，在掉电的情况下，程序和数据也不会丢失，SDRAM存储器的作用是存放系统运行时的程序和数据；

所述复位模块将主控模块恢复到初始状态；

所述外围电源模块将5V电源供电转换成不同电压等级；

所述看门狗为系统提供计数功能，保证主控单元的稳定运行。

3.根据权利要求2所述的电力2兆信号转为以太网网络信号的转换系统，其特征在于，所述外围电源模块中设有低压差(LDO)稳压器，通过低压差(LDO)稳压器的电源电压为1.8V，最大输出电流为0.8A。

4.根据权利要求1所述的电力2兆信号转为以太网网络信号的转换系统，其特征在于，所述2兆信号集成模块用于恢复2.048MHz线路时钟以及2兆物理线路的阻抗匹配和过流过压保护。

5.根据权利要求1所述的电力2兆信号转为以太网网络信号的转换系统，其特征在于，所述现场可编程逻辑门阵列FPGA模块完成与2兆数据的汇集和串并行的转换，在接收信号时，变电站端遥测、遥信的2兆信号数据通过变压器，经2兆线路接口部分到达FPGA芯片的输入输出管脚，FPGA对基带传输的编码方式：三阶高密度双极性码编码HDB3的2兆链路电网实时数据进行译码和时钟提取，译码后的不归零码NRZ和线路时钟作为后续的输入数据，现场可编程逻辑门阵列FPGA模块对译码后的数据做帧同步检测和循环冗余校验码CRC校验处理，提取2兆数据帧中的信息，FPGA检测到帧同步后，按复帧结构对2兆数据进行缓存，并通过FPGA与ARM处理器接口将数据送到主控制芯片；

发送数据时，对从ARM主控模块传来的数据进行组帧，缓存处理，经过组帧后，送到三阶高密度双极性码编码模块，最后传到线路接口端。

6.根据权利要求1所述的电力2兆信号转为以太网网络信号的转换系统，其特征在于，所述ARM主控模块的主控芯片为S3C2410B芯片和EP2C35F484C8芯片，存储器包括闪存FLASH和数据同步动态随机存储器SDRAM，FLASH容量为64Mbit，用于存储程序、操作系统和用户软件代码；SDRAM由两片容量为64Mbit的存储芯片组成，用于大数据传输中的数据存储，ARM处理器及与ARM处理器通信的系统控制中心服务器具有数据缓冲，防止数据抖动。

7.根据权利要求1所述的电力2兆信号转为以太网网络信号的转换系统，其特征在于，所述现场可编程逻辑门阵列FPGA模块中具有连接ARM处理器的外部总线接口，所述外部总线接口为32位，用于电网数据的传输处理。