CN205754633U - 嵌入式高清全景视频智能系统 - Google Patents

Abstract

本实用新型公开了一种嵌入式高清全景视频智能系统，包括核心板和若干图像传感器板，核心板上设置有ARM处理电路、通讯传输电路、电源电路和FPGA模块，FPGA模块包括信号预处理电路、畸变矫正电路、色彩均衡电路、图像融合电路和多路摄像头I2C配置信号电路。与现有技术相比，本实用新型采用了FPGA模块，图像传感器板与FPGA模块通过FPC接口相连，可将多路高清视频信号通过FPGA模块拼接为一路数字视频，核心板上的FPGA电路、ARM处理电路、SDRAM之间和通讯传输电路都是可通过完全独立的地址总线与数据总线连接，可大大缩小整个系统的体积，耗能低，具有较好的经济性能。

Description

嵌入式高清全景视频智能系统

技术领域

本实用新型涉及监控技术领域，具体涉及一种嵌入式高清全景视频智能系统。

背景技术

目前的监控系统中，模拟视频已经不能满足某些场合的要求，图像采集正向着数字化、高分辨率、高集成化方向发展，所以高清视频处理系统显得越来越重要。

传统的全景监控设备都是基于PC端来进行处理，通过PCI-E总线形式传到服务器上，然后进行视频图像算法处理，其体积庞大，既不节能又不经济。

发明内容

本实用新型的目的就在于为了解决上述问题而提供一种嵌入式高清全景视频智能系统。

本实用新型通过以下技术方案来实现上述目的：

一种嵌入式高清全景视频智能系统，包括核心板和若干图像传感器板，所述核心板上设置有ARM处理电路、通讯传输电路、电源电路和FPGA模块，所述FPGA模块包括信号预处理电路、畸变矫正电路、色彩均衡电路、图像融合电路和多路摄像头I2C配置信号电路，所述信号预处理电路同时与若干所述图像传感器板的图像数据信号输出端连接，若干所述图像传感器板均通过FPC接口与所述信号预处理电路连接，所述信号预处理电路的信号输出端与所述畸变矫正电路的信号输入端连接，所述畸变矫正电路的信号输出端与所述色彩均衡电路的信号输入端连接，所述色彩均衡电路的信号输出端与所述图像融合电路的信号输入端连接，所述图像融合电路与所述ARM处理电路电连接，所述多路摄像头I2C配置信号电路同时与若干所述图像传感器板的I2C配置信号端连接。

进一步地，所述FPGA模块的图像信号缓存端设置有两片SDRAM，所述ARM处理电路的图像信号缓存端设置有一片SDRAM。

更进一步地，所述电源电路同时与所述FPGA模块、 所述ARM处理电路、所述通讯传输电路、三片所述SDRAM和若干所述图像传感器板的电源端连接。

进一步地，所述图像传感器板为电荷耦合传感器板和金属氧化物半导体传感器板中的一种。

本实用新型的有益效果在于：

与现有技术相比，本实用新型采用了FPGA模块，图像传感器板与FPGA模块通过FPC接口相连，可将多路高清视频信号通过FPGA模块拼接为一路数字视频，核心板上的FPGA电路、ARM处理电路、SDRAM之间和通讯传输电路都是可通过完全独立的地址总线与数据总线连接，可大大缩小整个系统的体积，耗能低，具有较好的经济性能。

附图说明

图1是本实用新型所述嵌入式高清全景视频智能系统的结构示意框图。

具体实施方式

下面结合附图对本实用新型作进一步说明：

如图1所示，本实用新型包括核心板和若干图像传感器板，核心板上设置有ARM处理电路、通讯传输电路、电源电路和FPGA模块，FPGA模块包括信号预处理电路、畸变矫正电路、色彩均衡电路、图像融合电路和多路摄像头I2C配置信号电路，信号预处理电路同时与若干图像传感器板的图像数据信号输出端连接，若干图像传感器板均通过FPC接口与信号预处理电路连接，信号预处理电路的信号输出端与畸变矫正电路的信号输入端连接，畸变矫正电路的信号输出端与色彩均衡电路的信号输入端连接，色彩均衡电路的信号输出端与图像融合电路的信号输入端连接，图像融合电路与ARM处理电路电连接，多路摄像头I2C配置信号电路同时与若干图像传感器板的I2C配置信号端连接。

在本实施例中FPGA模块的图像信号缓存端设置有两片SDRAM，ARM处理电路的图像信号缓存端设置有一片SDRAM。电源电路同时与FPGA模块、 ARM处理电路、通讯传输电路、三片SDRAM和若干图像传感器板的电源端连接。图像传感器板为电荷耦合传感器板和金属氧化物半导体传感器板中的一种。

FPGA即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

ARM处理电路是以ARM处理器为核心的一种处理电路。

FPC接口即为柔性电路接口。

SDRAM为同步动态随机存储器，同步是指 Memory工作需要同步时钟，内部的命令的发送与数据的传输都以它为基准；动态是指存储阵列需要不断的刷新来保证数据不丢失；随机是指数据不是线性依次存储，而是自由指定地址进行数据读写。

本实用新型嵌入式高清全景视频智能系统，通过电源电路为 FPGA模块、 ARM处理电路、通讯传输电路、SDRAM、以及图像传感器板供电。多路图像传感器各自输出8bit的YUV422（YUV，分为三个分量，“Y”表示明亮度（Luminance或Luma），也就是灰度值；而“U”和“V” 表示的则是色度（Chrominance或Chroma））信号，通过FPC接口传给FPGA模块。

FPGA模块通过两片SDRAM缓存图像数据，运用SOPC技术，进行多副视频之间的拼接，畸变矫正、色彩均衡、以及图像融合，最后送给ARM处理电路。

FPGA模块传送过来的数据，在ARM处理电路中进行复杂的算法处理，比如目标识别和跟踪，并进行压缩与协议的打包， 之后再送给通讯传输电路。

通讯传输电路包括以太网通讯和串口通讯，以太网用于传输H264压缩过后的图像数据，串口用于传输控制命令和状态信息。

本实用新型嵌入式高清全景视频智能系统，首先通过I2C配置前端sensor的控制，实现多路高清视频的同步采集，然后对各路数据信号进行坐标映射，判断是否图像采集正常，在正常的情况下，对视频图像进行畸变矫正和柱面映射。通过三路图像传感器的初始化配准参数，判断快速归一化互相关算法所求的参数是否在合理的范围，从而决定是否更新配准参数，对图像进行校准之后，最后进行多分辨率线性融合。

以上仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围内。

Claims (4)

1.一种嵌入式高清全景视频智能系统，包括核心板和若干图像传感器板，所述核心板上设置有ARM处理电路、通讯传输电路和电源电路，其特征在于：所述核心板上还设置有FPGA模块，所述FPGA模块包括信号预处理电路、畸变矫正电路、色彩均衡电路、图像融合电路和多路摄像头I2C配置信号电路，所述信号预处理电路同时与若干所述图像传感器板的图像数据信号输出端连接，若干所述图像传感器板均通过FPC接口与所述信号预处理电路连接，所述信号预处理电路的信号输出端与所述畸变矫正电路的信号输入端连接，所述畸变矫正电路的信号输出端与所述色彩均衡电路的信号输入端连接，所述色彩均衡电路的信号输出端与所述图像融合电路的信号输入端连接，所述图像融合电路与所述ARM处理电路电连接，所述多路摄像头I2C配置信号电路同时与若干所述图像传感器板的I2C配置信号端连接。

2.根据权利要求1所述的嵌入式高清全景视频智能系统，其特征在于：所述FPGA模块的图像信号缓存端设置有两片SDRAM，所述ARM处理电路的图像信号缓存端设置有一片SDRAM。

3.根据权利要求2所述的嵌入式高清全景视频智能系统，其特征在于：所述电源电路同时与所述FPGA模块、 所述ARM处理电路、所述通讯传输电路、三片所述SDRAM和若干所述图像传感器板的电源端连接。

4.根据权利要求1所述的嵌入式高清全景视频智能系统，其特征在于：所述图像传感器板为电荷耦合传感器板和金属氧化物半导体传感器板中的一种。