CN205721747U - 一种可实现不带电烧写程序的cpld／fpga下载器 - Google Patents

Abstract

本实用新型公开了一种可实现不带电烧写程序的CPLD／FPGA下载器，包括壳体、壳体内的主电路板，主电路板上设下载器处理电路和目标板电源供电电路；下载器处理电路包括JTAG接口电路、下载逻辑电路和USB接口电路，下载逻辑电路分别与JTAG接口电路和USB接口电路连接；目标板电源供电电路包括过流保护电路、电源转换电路和多路选择开关；过流保护电路与USB接口电路连接，其输出端分别与电源转换电路、多路选择开关连接；电源转换电路与多路选择开关连接；多路选择开关与JTAG接口电路的电源引脚连接。本实用新型通过控制多路选择开关处于不同状态，可实现对不同供电电压的CPLD/FPGA芯片不上电烧写程序，为产品升级和批量板件程序下载提供了方便。

Description

一种可实现不带电烧写程序的CPLD/FPGA下载器

技术领域

本实用新型涉及一种可实现不带电烧写程序的CPLD/FPGA下载器，实现对CPLD/FPGA进行不带电下载程序。

背景技术

下载器是一种用于给CPLD/FPGA下载程序的电子装置，在现有技术中，对现有的CPLD/FPGA下载器进行程序更新，都需要对电路板进行上电，否则无法实现。在CPLD/FPGA数量较少、上电条件比较简单的情况下，逐个进行电路板上电是可行的，但是在电路板数量多、上电条件比较烦琐的情况下，更新程序就会显得比较困难，因而会大大影响工作效率。

实用新型内容

针对上述问题，本实用新型提出一种可实现不带电烧写程序的CPLD/FPGA下载器，。

实现上述技术目的，达到上述技术效果，本实用新型通过以下技术方案实现：

一种可实现不带电烧写程序的CPLD/FPGA下载器，包括壳体，壳体内设有主电路板，主电路板上设有下载器处理电路和目标板电源供电电路；所述下载器处理电路包括JTAG接口电路、下载逻辑电路和USB接口电路，下载逻辑电路的数据传输端分别与JTAG接口电路和USB接口电路的数据传输端连接；所述目标板电源供电电路包括过流保护电路、电源转换电路和多路选择开关；所述过流保护电路的输入端与USB接口电路的输出端连接，其输出端分别与电源转换电路的输入端、多路选择开关的一个输入端连接；所述电源转换电路的输出端与多路选择开关的另一个输入端连接；所述多路选择开关的输出端与JATG接口电路的电源引脚连接。

作为本实用新型的进一步改进，所述电源转换电路为3.3V电源转换电路。

作为本实用新型的进一步改进，所述多路选择开关为触点式开关、拨簧式开关、投切式开关、模拟多选一开关中的任一种开关。

作为本实用新型的进一步改进，所述USB接口电路的输出电压为5V。

作为本实用新型的进一步改进，所述过流保护电路为工作电流为500mA的自恢复保险丝。

本实用新型的有益效果：

本实用新型的可实现不带电烧写程序的CPLD/FPGA下载器，通过控制多路选择开关处于不同的状态，可分别实现对+5V或+3.3V的CPLD/FPGA芯片不上电烧写程序，简单易用，为产品升级和批量板件程序下载提供了方便。

附图说明

图1为本实用新型一种实施例的原理示意图。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。

下面结合附图对本实用新型的应用原理作详细的描述。

如图1所示，一种可实现不带电烧写程序的CPLD/FPGA下载器，包括壳体，壳体内设有主电路板，主电路板上设有下载器处理电路和目标板电源供电电路；所述下载器处理电路包括JTAG接口电路、下载逻辑电路(该电路为现有技术中的电路，用于提供CPLD/FPGA厂家通讯协议的转换功能，实现方案有多种，具体可参考厂家相关资料)和USB接口电路，下载逻辑电路的数据传输端分别与JTAG接口电路和USB接口电路的数据传输端连接；所述目标板电源供电电路包括过流保护电路、电源转换电路和多路选择开关；所述过流保护电路的输入端与USB接口电路的输出端连接，其输出端分别与电源转换电路的输入端、多路选择开关的一个输入端连接；所述电源转换电路的输出端与多路选择开关的另一个输入端连接；所述多路选择开关的输出端与JATG接口电路的电源引脚连接。

在本实用新型的一种实施例中，所述电源转换电路为3.3V电源转换电路，用于输出3.3V的电源。

在本实用新型中，所述多路选择开关为触点式开关、拨簧式开关、投切式开关、模拟多选一开关中的任一种开关，用于控制下载器的供电方式和供电电压；在本实用新型的一种实施例中，所述多路选择开关为模拟多选一开关，包括三个档位，分别为UP档、中间档位和DOWN档(对应于三个数据选择通道)，通过多路选择开关选择向JTAG接口电路的电源引脚供电的方式和供电电压；多路选择开关UP档与下载器处理电路中的电源转换电路的输出端相连时(即与+3.3V相连)，实现3.3V电源输出；多路选择开关的DOWN档与下载器处理电路中过流保护电路的输出端相连时(即与+5V相连)，实现5V电源输出；多路选择开关的中间档用于实现无电源输出。

在本实用新型的一种实施例中，所述USB接口电路的输出电压为5V；所述过流保护电路为工作电流为500mA的自恢复保险丝，USB接口电路提供的5V电源(VBUS+5V)经过过流保护电路后输出5V供电电源。

综上所述，利用本实用新型的下载器进行烧写程序时，可依据如下3种方式选择供电方式和供电电压：

(1)当使用CPLD/FPGA所在电路板的电源系统时，将多路选择开关拨到中间位置。

(2)当使用USB供电5V系统时，将多路选择开关拨到DOWN档。

(3)当使用USB供电3.3V系统时，将多路选择开关拨到UP档。

以上显示和描述了本实用新型的基本原理和主要特征和本实用新型的优点。本行业的技术人员应该了解，本实用新型不受上述实施例的限制，上述实施例和说明书中描述的只是说明本实用新型的原理，在不脱离本实用新型精神和范围的前提下，本实用新型还会有各种变化和改进，这些变化和改进都落入要求保护的本实用新型范围内。本实用新型要求保护范围由所附的权利要求书及其等效物界定。

Claims (5)

1.一种可实现不带电烧写程序的CPLD/FPGA下载器，其特征在于：包括壳体，壳体内设有主电路板，主电路板上设有下载器处理电路和目标板电源供电电路；所述下载器处理电路包括JTAG接口电路、下载逻辑电路和USB接口电路，下载逻辑电路的数据传输端分别与JTAG接口电路和USB接口电路的数据传输端连接；所述目标板电源供电电路包括过流保护电路、电源转换电路和多路选择开关；所述过流保护电路的输入端与USB接口电路的输出端连接，其输出端分别与电源转换电路的输入端、多路选择开关的一个输入端连接；所述电源转换电路的输出端与多路选择开关的另一个输入端连接；所述多路选择开关的输出端与JATG接口电路的电源引脚连接。

2.根据权利要求1所述的一种可实现不带电烧写程序的CPLD/FPGA下载器，其特征在于：所述电源转换电路为3.3V电源转换电路。

3.根据权利要求1所述的一种可实现不带电烧写程序的CPLD/FPGA下载器，其特征在于：所述多路选择开关为触点式开关、拨簧式开关、投切式开关、模拟多选一开关中的任一种开关。

4.根据权利要求1所述的一种可实现不带电烧写程序的CPLD/FPGA下载器，其特征在于：所述USB接口电路的输出电压为5V。

5.根据权利要求1所述的一种可实现不带电烧写程序的CPLD/FPGA下载器，其特征在于：所述过流保护电路为工作电流为500mA的自恢复保险丝。