CN205656304U - 一种探地雷达数据采集系统 - Google Patents

Abstract

本实用新型涉及一种探地雷达数据采集系统，该系统以FPGA为主控制单元，控制发射机发射高频电磁波，控制延时模块输出延时可精确调节的时钟信号，通过脉冲整形单元后，给数据采集单元，通过顺序等效采样的方法将采集到的数据存入FPGA中。该系统以FPGA为主控单元，时序控制能力强，可控延时单元延时精度高，采样时窗大小可以任意控制，采样频率高达100G Sa/S。

Description

一种探地雷达数据采集系统

技术领域

本实用新型涉及探地雷达领域，具体涉及一种探地雷达数据采集系统。

背景技术

探地雷达(ground penetrating radar,简称GPR)是一种探测地表下结构或埋藏物的无损探测仪器。它通过发射天线向地下发射高频电磁波，通过接收天线接收反射回地面的电磁波，电磁波在地下介质中传播时遇到存在电性差异的分界面时发生反射，根据接收到的电磁波的波形、振幅强度和时间的变化等特征推断地下介质的空间位置、结构、形态和埋藏深度。

探地雷达的发射机发射的电磁波频率一般介于10⁶～10⁹MHZ之间，反射回来的信号大都是高频信号，根据奈奎斯特定理，采样频率最少是信号的两倍才能恢复信号的波形，但反射回波包含的地质结构的信息量大，波形复杂，采样频率太低将很难辨认出反射回波包含的有用信息，对目标反演工作造成很大困难。采样频率一般最少是回波信号的10倍以上才能满足要求。

探地雷达数据采集系统大多采用等效采样原理，等效采样可以采集到频率数倍于采样频率的信号，但等效采样法的关键点是所采集的信号必须是重复周期性的信号，满足这点等效采样才有效。探地雷达通过发射天线将高频电磁波发射到地底下，然后通过接收天线接收反射回来的回波信号，这个时间很短暂，发射的重复频率一旦较高，相对于雷达在测量的过程中向前移动的过程，雷达几乎可以看作是相对于地面静止。脉冲型探地雷达的发射机发射高频单脉冲，波形良好，接收机在同一地点接收的回波信号可以看成是波形一样的重复周期性信号。

发明内容

为了提高探地雷达采集系统的信号采集能力，简化系统结构，本发明提出了一种探地雷达数据采集系统。该系统以FPGA为主控制单元，控制发射机发射高频电磁波，控制延时模块输出延时可精确调节的时钟信号，通过脉冲整形单元后，给数据采集单元，通过顺序等效采样的方法将采集到的数据存入FPGA中。

本实用新型解决其技术问题所采用的技术方案是：

一种探地雷达数据采集系统，包括主控单元，模数转换单元，所述模数转换单元分别与主控单元和天线电连接，用于将接收到的电磁波反馈给主控单元，所述主控单元还与发射机电连接；该系统还包括可控延时单元和脉冲整形单元，所述主控单元通过可控延时单元和脉冲整形单元为模数转换单元提供工作时钟。

作为优选，所述主控单元采用FPGA控制器，所述FPGA控制器内部包括：计数器延时控制单元、锁相环PLL、FIFO存储器；所述计数器延时控制单元产生的时钟信号通过锁相环PLL输出给可控延时单元并精确控制延时时间；所述FIFO存储 器用于存储来自模数转换单元采集到的电磁波回波信号。

作为优选，所述可控延时单元为可编程延时模块，最小步进延时10ps，最大延时1024ps。

作为优选，所述脉冲整形单元采用放大器AD8009组成闭环电路，通过放大削顶将微弱的不规则时钟信号处理为规则的适合模数转换单元电平输入要求的时钟信号。

本实用新型的有益效果是：

该系统以FPGA为主控单元，时序控制能力强，可控延时单元延时精度高，采样时窗大小可以任意控制，采样频率高达100G Sa/S；系统结构简单，成本低，易于实现。该系统可广泛应用在探地雷达接收系统，使用等效采样数据采集系统领域。

附图说明

图1是本实用新型的结构框图；

图中所示：1.主控单元，2.可控延时单元，3.脉冲整形单元，4.模数转换单元，5.发射机，6.天线，101.计数器延时控制单元，102.锁相环PLL，103.FIFO存储器。

具体实施方式

下面结合附图和实施例对本实用新型进一步说明。

如图1所示，本发明一种探地雷达数据采集系统包括：主控单元1，可控延时单元2，脉冲整形单元3，模数转换单元4。主控单元1采用型号为EP4CE6的FPGA控制器，该控制器内部包括：计数器延时控制单元101、锁相环PLL102、FIFO存储器103；主控单元1通过内部锁相环PLL102对高稳晶振锁相，去抖动，倍频后通过时钟输出引脚将时钟输出给可控延时单元2，可控延时单元2为可编程延时模块，使用ONSEMI可控延时芯片MC100EP196，最小步进延时10ps，最大可以延时1024ps。主控单元1通过14个IO口与可控延时单元2相连，控制可控延时单元2准确的延时时间；可控延时单元2输出时钟引脚与脉冲整形单元3输入相连，延时后的时钟进入脉冲整形单元3，放大器AD8009对脉冲放大一定的倍数，超出AD8009供电电压后时钟信号会被削顶，时钟达到整形的效果；脉冲整形单元3与模数转换单元4引脚相连，整形后的时钟作为模数转换单元4的采样时钟，模数转换单元4的模数转换器芯片为12位的AD9629，最大采样率为40M，模拟输入带宽700M；模数转换单元4与主控单元1连接，其中主控单元1的12个IO与模数转换单元4连接作为数据总线，模数转换单元4将每次采集到的12位数据通过这12个IO口输出到主控单元1的FIFO存储器103中，其中主控单元1的还有4个IO与模数转换单元4相连，一个IO口输出使能模数转换单元4，3个IO口通过SPI总线输出命令给模数转换单元4，具 体过程为：模数转换单元4每采集一次数据时，主控单元1通过使能IO口输出一个使能信号给模数转换单元4，并通过3个IO口以SPI总线的方式输出命令给模数转换单元4，采集到数据后，模数转换单元4将12位数据通过12位数据总线传递给主控单元1，并被保存在FIFO存储器103中。

说明书中未阐述的部分均为现有技术或公知常识。本实施例仅用于说明该实用新型，而不用于限制本实用新型的范围，本领域技术人员对于本实用新型所做的等价置换等修改均认为是落入该实用新型权利要求书所保护范围内。

Claims (4)

1.一种探地雷达数据采集系统，包括主控单元(1)，模数转换单元(4)，所述模数转换单元(4)分别于主控单元(1)和天线(6)电连接，用于将接收到的电磁波反馈给主控单元(1)，所述主控单元(1)还与发射机(5)电连接；其特征在于：该系统还包括可控延时单元(2)和脉冲整形单元(3)，所述主控单元(1)通过可控延时单元(2)和脉冲整形单元(3)为模数转换单元(4)提供工作时钟。

2.根据权利要求1所述一种探地雷达数据采集系统，其特征在于：所述主控单元(1)采用FPGA控制器，所述FPGA控制器内部包括：计数器延时控制单元(101)、锁相环PLL(102)、FIFO存储器(103)；所述计数器延时控制单元(101)产生的时钟信号通过锁相环PLL(102)输出给可控延时单元(2)并精确控制延时时间；所述FIFO存储器(103)用于存储来自模数转换单元(4)采集到的电磁波回波信号。

3.根据权利要求1或2所述一种探地雷达数据采集系统，其特征在于：所述可控延时单元(2)为可编程延时模块，最小步进延时10ps，最大延时1024ps。

4.根据权利要求1所述一种探地雷达数据采集系统，其特征在于：所述脉冲整形单元(3)采用放大器AD8009组成闭环电路，通过放大削顶将微弱的不规则时钟信号处理为规则的适合模数转换单元(4)电平输入要求的时钟信号。