CN205642637U - 一种并行雪崩光电二极管阵列结构的红外单光子探测系统 - Google Patents

Abstract

本实用新型涉及一种并行雪崩光电二极管阵列结构的红外单光子探测系统，包括并行APD阵列驱动电路，其输出端与并行APD阵列的输入端相连，并行APD阵列的输出端与信号探测电路的输入端相连，信号探测电路的输出端与模数转换电路的输入端相连，信号模数转换电路的输出端与信号处理电路的输入端相连，信号处理电路的输出端与数字信号输出电路的输入端相连。本实用新型使用并行APD阵列将单光子信号转换成雪崩电信号，利用直流偏置电压电路使并行APD阵列工作于盖革模式，利用高速脉冲门控时序信号电路以及多通道光开关实现并行APD阵列的通道时序切换功能，减小了APD器件的死时间，克服了探测器的后脉冲效应，有效提高探测器的工作频率和探测效率。

Description

一种并行雪崩光电二极管阵列结构的红外单光子探测系统

技术领域

本实用新型涉及量子通信和量子信息技术中微弱信号探测技术领域，尤其是一种并行雪崩光电二极管阵列结构的红外单光子探测系统。

背景技术

目前，红外单光子探测器主要使用的是利用APD器件进行光电探测的方法，其原理是利用光生载流子的光电效应，结型半导体器件在接收到单个光子时，借助强电场作用产生载流子的雪崩倍增效应，从而获得高灵敏的微弱雪崩信号，并由此发展出一些特殊的光电信号处理方法，取得了很大的进展，并且在实际量子密码通信系统中得到实际应用。

基于InGaAs/InP APD器件的红外单光子探测器具有响应速度快，探测灵敏度高，暗计数率低，计数重复率高，成本低，实用性强等优点，并且InGaAs/InP APD作为异质结化合物半导体器件近年来在器件工艺和结构的研究取得较大进展，性能指标得到提高，商用化器件已研制成功。随着器件性能的改善和微弱信号检测电子学方法的发展，基于InGaAs/InP APD的单光子探测器仍然是未来高速红外单光子探测技术的主流方法。

由于InGaAs/InP APD材料中存在一些缺陷，容易成为载流子的俘获中心。由于载流子被俘获中心俘获后，经过一段时间后释放出来，也会产生雪崩信号，即后脉冲效应，目前的主要解决方法是设置一定的死时间，即雪崩被抑制后的一段时间内，使加在APD上的偏压远小于雪崩电压，以保证释放的载流子无法触发雪崩。例如对于触发频率为100MHz数量级的单光子探测器来说,其最大计数率不超过100kHz，通过设置合适的死时间将APD偏压减小并持续几个μs时间不进行探测，从而可以有效的解决后脉冲效应问题。但是对于计数重复率要求GHz以上的高速探测器来说，两次有效探测之间的死时间最多只能设置为1ns数量级，远远低于APD中的载流子寿命，因此根本无法克服高速探测时的后脉冲效应影响。

实用新型内容

本实用新型的目的在于提供一种能够减小APD器件的死时间，有效提高探测器的工作频率和探测效率的并行雪崩光电二极管阵列结构的红外单光子探测系统。

为实现上述目的，本实用新型采用了以下技术方案：一种并行雪崩光电二极管阵列结构的红外单光子探测系统，包括用于驱动并行APD阵列的并行APD阵列驱动电路，其输出端与并行APD阵列的控制输入端相连，并行APD阵列的输出端与用于将并行APD阵列 输出的单光子信号转换成雪崩电信号并将该雪崩电信号提取出来的信号探测电路的输入端相连，信号探测电路的输出端与用于将提取出来的雪崩电信号转换成数字信号信号的模数转换电路的输入端相连，信号模数转换电路的输出端与用于对转换后的数字信号进行甄别探测和计数的信号处理电路的输入端相连，信号处理电路的输出端与数字信号输出电路的输入端相连。

所述并行APD阵列由分立的多个APD器件形成并行的阵列结构，或是由多个APD芯片集成在同一个芯片上封装成一个器件；所述并行APD阵列包含两个控制输入端和一个输出端，其中直流偏置电压信号输入作为第一控制输入端，交流门控偏置信号输入作为第二控制输入端，雪崩电信号输出作为输出端。

所述并行APD阵列驱动电路由直流偏置电压电路、高速脉冲门控时序信号电路以及多通道光开关组成，所述信号探测电路由多级低通滤波电路和高速宽带放大电路组成，所述模数转换电路采用高速比较电路，所述信号处理电路由数字信号甄别电路和计数器组成；所述直流偏置电压电路的输出端与并行APD阵列的第一控制输入端相连，所述高速脉冲门控时序信号电路的输出端与并行APD阵列的第二控制输入端相连，所述并行APD阵列的输出端与多通道光开关的第一输入端相连，高速脉冲门控时序信号电路的输出端还与多通道光开关的第二输入端相连，多通道光开关的输出端与多级低通滤波电路的输入端相连，多级低通滤波电路的输出端与高速宽带放大电路的输入端相连，高速宽带放大电路的输出端与高速比较电路的输入端相连，高速比较电路的输出端与数字信号甄别电路的输入端相连，数字信号甄别电路的输出端与计数器的输入端相连，计数器的输出端与数字信号输出电路的输入端相连。

所述直流偏置电压电路包括芯片U3、MOS晶体管T1、快速整流二极管D1、滤波电感L8、电阻R51～R57、电容C62～C64以及滤波电容C65～C70，所述芯片U3为PWM开关控制芯片UC3845，电阻R53与电容C62并联，且该并联端的两端分别接芯片U3的1、2脚，芯片U3的2脚还分别与电阻R51、电阻R52的一端相连，芯片U3的4脚与电阻R54的一端相连，芯片U3的3脚通过电容C63接地，芯片U3的4脚通过电容C64接地，芯片U3的8脚通过滤波电容C65接地，芯片U3的7脚分别通过滤波电容C66、滤波电容C67接地，芯片U3的6脚通过电阻R56与MOS晶体管T1的4脚相连，芯片U3的5脚通过电阻R57分别与MOS晶体管T1的1、2、3脚相连，MOS晶体管T1的5、6、7、8脚并联后接滤波电感L8的一端相连，MOS晶体管T1的5脚与快速整流二极管D1的阳极相连，快速整流二极管D1的阴极分别通过滤波电容C69、滤波电容C70接地，快速整流二极管D1 的阴极作为直流偏置电压电路的输出端，与并行APD阵列的第一控制输入端相连。

所述高速脉冲门控时序信号电路包括芯片U5、电阻R50、电源滤波电容C56～C59和信号耦合电容C60～C61，所述芯片U5为12.5GHz宽带功率放大器，其1脚通过并联的电源滤波电容C56、C59接地；其3脚通过并联的电源滤波电容C57、C58接地；其7脚接地；其8脚分别与信号耦合电容C60、电阻R50的一端相连，信号耦合电容C60的另一端接外部提供的高频信号源信号，电阻R50的另一端接地，芯片U5的9脚与信号耦合电容C61的一端相连，信号耦合电容C61的另一端作为高速脉冲门控时序信号电路的输出端，分别与并行APD阵列的第二控制输入端以及多通道光开关的第二输入端相连。

所述多通道光开关包括芯片U4、有源晶振Y40、滤波电感L6～L7、电源滤波电容C40～C55和电阻R40～R45，所述芯片U4采用型号为EP1C6T144C8N的可编程FPGA控制器，芯片U4包括芯片U4A和芯片U4B两部分，芯片U4A的10脚通过电阻R40接有源晶振Y40的3脚，有源晶振Y40的2脚接地，有源晶振Y40的4脚分别与电阻R44、电源滤波电容C55的一端相连，电源滤波电容C55的另一端接地，电源滤波电容C40、C42、C44三者并联，且其一并联端分别接芯片U4A的8脚、滤波电感L6的一端，滤波电感L6的另一端接电源滤波电容C46的一端，电源滤波电容C46的另一端接地；电源滤波电容C41、C43、C45三者并联，且其一并联端分别接芯片U4A的29脚、滤波电感L7的一端，滤波电感L7的另一端接电源滤波电容C47的一端，电源滤波电容C47的另一端接地；电源滤波电容C52、C53、C54三者并联，该并联端的一端接芯片U4B的81脚，另一端接地；芯片U4B的73脚作为多通道光开关的第一输入端，与并行APD阵列的输出端相连，芯片U4B的105脚作为多通道光开关的第二输入端，与高速脉冲门控时序信号电路的输出端相连，芯片U4B的61、62、67～72脚作为多通道光开关的输出端，与多级低通滤波电路的输入端相连。

所述多级低通滤波电路包括15级LC无源微波低通滤波器LPF1～LPF2、电阻R1、电感L1以及电容C1～C2，所述高速宽带放大电路包括芯片U1、电感L2～L3、电阻R2～R3以及电容C3～C19，所述芯片U1采用可调增益宽带放大器ADL5330，其1脚分别与电容C19、C3的一端相连，电容C19、C3的另一端接地；其24脚分别与电阻R2、R3的一端相连，电阻R3的另一端接地；其16脚分别与电感L2、电容C17的一端相连，电容C17的另一端作为高速宽带放大电路的输出端，接高速比较电路的输入端，电容C11、C12并联，电感L2的另一端分别与电感L3、电容C11、C12的一端并联端相连，电容C11、C12的另一端并联端接地；其15脚分别与电感L3、电容C18的一端相连，电容C18的另一端接 地；所述15级LC无源微波低通滤波器LPF1的输入端与电容C2的一端相连，电容C2的另一端与电感L1的一端相连，作为多级低通滤波电路的输入端，与多通道光开关的输出端相连，电感L1的另一端依次通过电阻R1、电容C1接地，15级LC无源微波低通滤波器LPF1的输出端与15级LC无源微波低通滤波器LPF2的输入端相连，15级LC无源微波低通滤波器LPF2的输出端依次通过电容C4、电容C6接芯片U1的3脚。

所述高速比较电路包括芯片U2、电感L4、电阻R5～R11以及电容C21～C31，所述芯片U2采用高速比较器ADCMP573，其2脚作为高速比较电路的输入端，分别与电阻R5的一端、高速宽带放大电路的输出端相连，电阻R5的另一端接地；其3脚分别与电感L4、电容C22的一端相连，电感L4通过电容C21接地，电容C22的另一端接地；其11脚作为高速比较电路的输出端，与数字信号甄别电路的输入端相连。

由上述技术方案可知，本实用新型的优点如下：第一，使用分立的多个APD器件组成的并行APD阵列将单光子信号转换成雪崩电信号，利用直流偏置电压电路使并行APD阵列工作于盖革模式，利用高速脉冲门控时序信号电路以及多通道光开关实现并行APD阵列的通道时序切换功能，减小了APD器件的死时间；第二，并行APD阵列结构的红外单光子探测系统的工作速度高达2GHz，重复频率达到1000MHz以上；第三，并行APD阵列结构的红外单光子探测系统克服了探测器的后脉冲效应，有效提高探测器的工作频率和探测效率。

附图说明

图1为本实用新型的系统结构方框图。

图2为本实用新型的具体的系统结构方框图；

图3、图4、图5、图6、图7分别为图2中直流偏置电压电路、高速脉冲门控时序信号电路、多通道光开关、信号探测电路、高速比较电路的电路原理图。

具体实施方式

如图1所示，一种并行雪崩光电二极管阵列结构的红外单光子探测系统，包括用于驱动并行APD阵列的并行APD阵列驱动电路10，其输出端与并行APD阵列的控制输入端相连，并行APD阵列的输出端与用于将并行APD阵列输出的单光子信号转换成雪崩电信号并将该雪崩电信号提取出来的信号探测电路20的输入端相连，信号探测电路20的输出端与用于将提取出来的雪崩电信号转换成数字信号信号的模数转换电路的输入端相连，信号模数转换电路的输出端与用于对转换后的数字信号进行甄别探测和计数的信号处理电路40的输入端相连，信号处理电路40的输出端与数字信号输出电路的输入端相连。所述并行APD阵 列由分立的多个APD器件形成并行的阵列结构，或是由多个APD芯片集成在同一个芯片上封装成一个器件；所述并行APD阵列包含两个控制输入端和一个输出端，其中直流偏置电压信号输入作为第一控制输入端，交流门控偏置信号输入作为第二控制输入端，雪崩电信号输出作为输出端。

如图2所示，所述并行APD阵列驱动电路10由直流偏置电压电路11、高速脉冲门控时序信号电路12以及多通道光开关13组成，所述信号探测电路20由多级低通滤波电路21和高速宽带放大电路22组成，所述模数转换电路采用高速比较电路30，所述信号处理电路40由数字信号甄别电路和计数器组成；所述直流偏置电压电路11的输出端与并行APD阵列的第一控制输入端相连，所述高速脉冲门控时序信号电路12的输出端与并行APD阵列的第二控制输入端相连，所述并行APD阵列的输出端与多通道光开关13的第一输入端相连，高速脉冲门控时序信号电路12的输出端还与多通道光开关13的第二输入端相连，多通道光开关13的输出端与多级低通滤波电路21的输入端相连，多级低通滤波电路21的输出端与高速宽带放大电路22的输入端相连，高速宽带放大电路22的输出端与高速比较电路30的输入端相连，高速比较电路30的输出端与数字信号甄别电路的输入端相连，数字信号甄别电路的输出端与计数器的输入端相连，计数器的输出端与数字信号输出电路的输入端相连。

如图3所示，所述直流偏置电压电路11包括芯片U3、MOS晶体管T1、快速整流二极管D1、滤波电感L8、电阻R51～R57、电容C62～C64以及滤波电容C65～C70，所述芯片U3为PWM开关控制芯片UC3845，电阻R53与电容C62并联，且该并联端的两端分别接芯片U3的1、2脚，芯片U3的2脚还分别与电阻R51、电阻R52的一端相连，芯片U3的4脚与电阻R54的一端相连，芯片U3的3脚通过电容C63接地，芯片U3的4脚通过电容C64接地，芯片U3的8脚通过滤波电容C65接地，芯片U3的7脚分别通过滤波电容C66、滤波电容C67接地，芯片U3的6脚通过电阻R56与MOS晶体管T1的4脚相连，芯片U3的5脚通过电阻R57分别与MOS晶体管T1的1、2、3脚相连，MOS晶体管T1的5、6、7、8脚并联后接滤波电感L8的一端相连，MOS晶体管T1的5脚与快速整流二极管D1的阳极相连，快速整流二极管D1的阴极分别通过滤波电容C69、滤波电容C70接地，快速整流二极管D1的阴极作为直流偏置电压电路11的输出端，与并行APD阵列的第一控制输入端相连。

如图4所示，所述高速脉冲门控时序信号电路12包括芯片U5、电阻R50、电源滤波电容C56～C59和信号耦合电容C60～C61，所述芯片U5为12.5GHz宽带功率放大器，其1 脚通过并联的电源滤波电容C56、C59接地；其3脚通过并联的电源滤波电容C57、C58接地；其7脚接地；其8脚分别与信号耦合电容C60、电阻R50的一端相连，信号耦合电容C60的另一端接外部提供的高频信号源信号，电阻R50的另一端接地，芯片U5的9脚与信号耦合电容C61的一端相连，信号耦合电容C61的另一端作为高速脉冲门控时序信号电路12的输出端，分别与并行APD阵列的第二控制输入端以及多通道光开关13的第二输入端相连。

如图5所示，所述多通道光开关13包括芯片U4、有源晶振Y40、滤波电感L6～L7、电源滤波电容C40～C55和电阻R40～R45，所述芯片U4采用型号为EP1C6T144C8N的可编程FPGA控制器，芯片U4包括芯片U4A和芯片U4B两部分，芯片U4A的10脚通过电阻R40接有源晶振Y40的3脚，有源晶振Y40的2脚接地，有源晶振Y40的4脚分别与电阻R44、电源滤波电容C55的一端相连，电源滤波电容C55的另一端接地，电源滤波电容C40、C42、C44三者并联，且其一并联端分别接芯片U4A的8脚、滤波电感L6的一端，滤波电感L6的另一端接电源滤波电容C46的一端，电源滤波电容C46的另一端接地；电源滤波电容C41、C43、C45三者并联，且其一并联端分别接芯片U4A的29脚、滤波电感L7的一端，滤波电感L7的另一端接电源滤波电容C47的一端，电源滤波电容C47的另一端接地；电源滤波电容C52、C53、C54三者并联，该并联端的一端接芯片U4B的81脚，另一端接地；芯片U4B的73脚作为多通道光开关13的第一输入端，与并行APD阵列的输出端相连，芯片U4B的105脚作为多通道光开关13的第二输入端，与高速脉冲门控时序信号电路12的输出端相连，芯片U4B的61、62、67～72脚作为多通道光开关13的输出端，与多级低通滤波电路21的输入端相连。

如图6所示，所述多级低通滤波电路21包括15级LC无源微波低通滤波器LPF1～LPF2、电阻R1、电感L1以及电容C1～C2，所述高速宽带放大电路22包括芯片U1、电感L2～L3、电阻R2～R3以及电容C3～C19，所述芯片U1采用可调增益宽带放大器ADL5330，其1脚分别与电容C19、C3的一端相连，电容C19、C3的另一端接地；其24脚分别与电阻R2、R3的一端相连，电阻R3的另一端接地；其16脚分别与电感L2、电容C17的一端相连，电容C17的另一端作为高速宽带放大电路22的输出端，接高速比较电路30的输入端，电容C11、C12并联，电感L2的另一端分别与电感L3、电容C11、C12的一端并联端相连，电容C11、C12的另一端并联端接地；其15脚分别与电感L3、电容C18的一端相连，电容C18的另一端接地；所述15级LC无源微波低通滤波器LPF1的输入端与电容C2的一端相连，电容C2的另一端与电感L1的一端相连，作为多级低通滤波电路21 的输入端，与多通道光开关13的输出端相连，电感L1的另一端依次通过电阻R1、电容C1接地，15级LC无源微波低通滤波器LPF1的输出端与15级LC无源微波低通滤波器LPF2的输入端相连，15级LC无源微波低通滤波器LPF2的输出端依次通过电容C4、电容C6接芯片U1的3脚。

如图7所示，所述高速比较电路30包括芯片U2、电感L4、电阻R5～R11以及电容C21～C31，所述芯片U2采用高速比较器ADCMP573，其2脚作为高速比较电路30的输入端，分别与电阻R5的一端、高速宽带放大电路22的输出端相连，电阻R5的另一端接地；其3脚分别与电感L4、电容C22的一端相连，电感L4通过电容C21接地，电容C22的另一端接地；其11脚作为高速比较电路30的输出端，与数字信号甄别电路的输入端相连。

以下结合图1至7对本实用新型作进一步的说明。

本实用新型使用并行APD阵列将单光子信号转换成雪崩电信号，利用直流偏置电压电路11使并行APD阵列工作于盖革模式，利用高速脉冲门控时序信号电路12以及多通道光开关13实现并行APD阵列的通道时序切换功能，并行APD阵列输出的雪崩电信号，经过信号探测电路20的低通滤波和宽带放大处理后，由信号模数转换电路转换成数字信号，再由信号处理电路40进行甄别探测和计数，最后输出各种类型的数字信号。使用并行APD阵列结构的红外单光子探测系统可以有效克服后脉冲效应，提高单光子探测的工作频率和重复计数率。

并行APD阵列中的N个APD器件都工作于高增益的雪崩状态即盖革模式下，直流偏置电压电路11提供直流反向偏置电压给并行APD阵列，高速脉冲门控时序信号电路12提供高速而抖动较小的脉冲门控信号和通道时序切换信号给并行APD阵列，使并行APD阵列工作于门控信号下的盖革模式，并实现通道时序切换功能，高速门脉冲时序信号电路提供N个高速的门脉冲信号，这N个门脉冲之间将相互依次有1/N个周期的相位差，多通道光开关13提供通道切换功能，将单光子信号从并行APD阵列中的一个通道切换到下一个通道，多通道光开关13由高速的电光调制器及现场可编程逻辑器件FPGA电路实现，通道数由APD器件的数量N决定，具体工作原理是，当并行APD阵列中第一个APD器件探测完单光子信号后进入死时间，多通道光开关13将输入信号从这个已不能响应的APD器件即通道1切换至第二个处于待接收状态的APD器件即通道2进行接收，依次循环下去，当最后第N个APD器件即通道N完成探测后，此时通道1的第一个APD器件已经结束死时间进入待接收状态，这样通道就从第N通道切换至第一个通道，继续进行探测，从而完成并行循环结构的探测系统。使用N个APD器件构成的N通道进行探测，可以实现探测速率N 倍的增长，其效率主要取决于光路切换速度和通道数N，每个APD要求的性能指标可以大大降低，使用现有的APD器件完全可以满足GHz以上的高速单光子探测系统的要求，从而解决了减小死时间提高计数重复率与降低后脉冲几率降低暗计数之间的矛盾。

直流偏置电压电路11为并行APD阵列提供直流高压反偏信号，通常输出电压通过数字接口进行控制，输出电压范围40～50V。

高速脉冲门控时序信号电路12提供高速脉冲门控信号和门控时序信号给并行APD阵列，使用高频功率信号源和高频功率放大器给并行APD阵列提供脉冲门控信号，同时由脉冲门控信号N分频产生N个高速的门控时序信号，这N个门控时序信号之间将相互依次有1/N个周期的相位差，作为通道切换的时序控制信号提供给并行APD阵列，并同时作为同步参考信号提供给多通道光开关13。

多通道光开关13由高速的电光调制器及现场可编程逻辑器件FPGA电路实现，这里通道数N通常可取4、8、16、32等。多通道光开关13的时序信号由高速脉冲门控时序信号电路12输出的同步参考信号所得，通过FPGA电路和电光调制器实现通道的切换功能。

多级低通滤波电路21为多级LC无源微波低通滤波器，截止频率比高速脉冲门控信号的频率约低10％，插入损耗小于6dB，带外衰减大于80dB。高速宽带放大电路22使用的高速宽带放大器为带宽100MHz～3GHz的反相放大器，增益大于30dB，最大输出功率为10dBm。

高速比较电路30使用高速比较器，用于比较雪崩信号，将经过信号探测电路20放大得到的电信号经过高速比较器比较后转换成数字信号，其最高翻转频率5GHz，比较电平在-10mV～-1V范围内可调。

数字信号甄别电路使用高速甄别器，用于甄别雪崩信号，甄别电平数字连续可调；计数器使用200MHz以上的计数器对雪崩信号进行计数。

数字信号输出电路则提供TTL、NIM等各种类型的数字信号输出。

实施例一

并行APD阵列由8个分立的InGaAs/InP APD器件组成，即通道数N取8。并行APD阵列中的APD采用美国JDSU公司ETX40型号InGaAs/InP APD，带宽最小1.6GHz，雪崩电压46.2V。

高速脉冲门控时序信号电路12提供高速脉冲门控信号和门控时序信号给并行APD阵列，高频功率信号源采用N5181A型号高频信号源，使用5865型号的12.5GHz宽带功率放大器将信号进行功率放大，提供脉冲门控信号给并行APD阵列，输出脉冲重复频率 1.6GHz，脉宽约310ps，输出幅度6.2Vp-p。同时由脉冲门控信号进行N分频产生N个高速的门控时序信号，这N个门控时序信号之间将相互依次有1/N个周期的相位差，由于通道数N为8，因此其提供给并行APD阵列的门控时序信号是8个高速而抖动较小的门脉冲信号，这8个门脉冲信号之间将相互依次有1/8个周期的相位差，作为通道切换的时序控制信号提供给并行APD阵列，并同时作为同步参考信号提供给多通道光开关13。

多通道光开关13由高速的电光调制器及现场可编程逻辑器件FPGA电路实现，采用LTA系列多通道高速电光调制器M360和型号为EP1C6T144C8N的FPGA器件及外围电路完成，多通道光开关13的时序信号由高速脉冲门控时序信号电路12输出的同步参考信号所得，通过FPGA电路和电光调制器实现通道的切换功能。实验中通道数N取8，因此多通道光开关13提供8通道的光开关时序切换控制功能。

信号探测电路20中多级低通滤波电路21为多级LC无源微波低通滤波器，取2×15级LC无源微波低通滤波器，1dB转折频率1.45GHz，插入损耗小于5dB，1.6GHz处衰减为103dB。

信号探测电路20中高速宽带放大电路22使用的高速宽带放大器为可调增益宽带放大器ADL5330，带宽10MHz-3GHz，60dB增益可调范围，42dB@2.7GHz，最大输出功率为5dBm。

高速比较电路30使用高速比较器，将经过信号探测电路20放大得到的电信号经过高速比较器比较后转换成数字信号，采用高速比较器ADCMP573，传播延迟150ps，最小脉冲宽度80ps。

数字信号甄别电路使用高速甄别器甄别雪崩信号，采用型号为9307的甄别器，输入脉冲的最小脉宽为400ps，甄别电平-200mV，最高翻转频率5GHz，甄别电平在-10mV～-1V范围内可调。其输出TTL或NIM电平，脉冲宽度10ns。

计数器型号为9308，对雪崩信号进行计数。

数字信号输出电路则提供TTL、NIM等各种类型的数字信号输出。

实例参数：使用1.6GHz的脉冲门控信号频率进行测量，8通道的并行APD阵列结构的红外单光子探测系统的重复频率为1000MHz，探测探测效率为10.0％。

综上所述，本实用新型使用分立的多个APD器件组成的并行APD阵列将单光子信号转换成雪崩电信号，利用直流偏置电压电路11使并行APD阵列工作于盖革模式，利用高速脉冲门控时序信号电路12以及多通道光开关13实现并行APD阵列的通道时序切换功能，减小了APD器件的死时间；并行APD阵列结构的红外单光子探测系统克服了探测器的 后脉冲效应，有效提高探测器的工作频率和探测效率。

Claims (8)

1.一种并行雪崩光电二极管阵列结构的红外单光子探测系统，其特征在于：包括用于驱动并行APD阵列的并行APD阵列驱动电路(10)，其输出端与并行APD阵列的控制输入端相连，并行APD阵列的输出端与用于将并行APD阵列输出的单光子信号转换成雪崩电信号并将该雪崩电信号提取出来的信号探测电路(20)的输入端相连，信号探测电路(20)的输出端与用于将提取出来的雪崩电信号转换成数字信号信号的模数转换电路的输入端相连，信号模数转换电路的输出端与用于对转换后的数字信号进行甄别探测和计数的信号处理电路(40)的输入端相连，信号处理电路(40)的输出端与数字信号输出电路的输入端相连。

2.根据权利要求1所述的并行雪崩光电二极管阵列结构的红外单光子探测系统，其特征在于：所述并行APD阵列由分立的多个APD器件形成并行的阵列结构，或是由多个APD芯片集成在同一个芯片上封装成一个器件；所述并行APD阵列包含两个控制输入端和一个输出端，其中直流偏置电压信号输入作为第一控制输入端，交流门控偏置信号输入作为第二控制输入端，雪崩电信号输出作为输出端。

3.根据权利要求1所述的并行雪崩光电二极管阵列结构的红外单光子探测系统，其特征在于：所述并行APD阵列驱动电路(10)由直流偏置电压电路(11)、高速脉冲门控时序信号电路(12)以及多通道光开关(13)组成，所述信号探测电路(20)由多级低通滤波电路(21)和高速宽带放大电路(22)组成，所述模数转换电路采用高速比较电路(30)，所述信号处理电路(40)由数字信号甄别电路和计数器组成；所述直流偏置电压电路(11)的输出端与并行APD阵列的第一控制输入端相连，所述高速脉冲门控时序信号电路(12)的输出端与并行APD阵列的第二控制输入端相连，所述并行APD阵列的输出端与多通道光开关(13)的第一输入端相连，高速脉冲门控时序信号电路(12)的输出端还与多通道光开关(13)的第二输入端相连，多通道光开关(13)的输出端与多级低通滤波电路(21)的输入端相连，多级低通滤波电路(21)的输出端与高速宽带放大电路(22)的输入端相连，高速宽带放大电路(22)的输出端与高速比较电路(30)的输入端相连，高速比较电路(30)的输出端与数字信号甄别电路的输入端相连，数字信号甄别电路的输出端与计数器的输入端相连，计数器的输出端与数字信号输出电路的输入端相连。

4.根据权利要求3所述的并行雪崩光电二极管阵列结构的红外单光子探测系 统，其特征在于：所述直流偏置电压电路(11)包括芯片U3、MOS晶体管T1、快速整流二极管D1、滤波电感L8、电阻R51～R57、电容C62～C64以及滤波电容C65～C70，所述芯片U3为PWM开关控制芯片UC3845，电阻R53与电容C62并联，且该并联端的两端分别接芯片U3的1、2脚，芯片U3的2脚还分别与电阻R51、电阻R52的一端相连，芯片U3的4脚与电阻R54的一端相连，芯片U3的3脚通过电容C63接地，芯片U3的4脚通过电容C64接地，芯片U3的8脚通过滤波电容C65接地，芯片U3的7脚分别通过滤波电容C66、滤波电容C67接地，芯片U3的6脚通过电阻R56与MOS晶体管T1的4脚相连，芯片U3的5脚通过电阻R57分别与MOS晶体管T1的1、2、3脚相连，MOS晶体管T1的5、6、7、8脚并联后接滤波电感L8的一端相连，MOS晶体管T1的5脚与快速整流二极管D1的阳极相连，快速整流二极管D1的阴极分别通过滤波电容C69、滤波电容C70接地，快速整流二极管D1的阴极作为直流偏置电压电路(11)的输出端，与并行APD阵列的第一控制输入端相连。

5.根据权利要求3所述的并行雪崩光电二极管阵列结构的红外单光子探测系统，其特征在于：所述高速脉冲门控时序信号电路(12)包括芯片U5、电阻R50、电源滤波电容C56～C59和信号耦合电容C60～C61，所述芯片U5为12.5GHz宽带功率放大器，其1脚通过并联的电源滤波电容C56、C59接地；其3脚通过并联的电源滤波电容C57、C58接地；其7脚接地；其8脚分别与信号耦合电容C60、电阻R50的一端相连，信号耦合电容C60的另一端接外部提供的高频信号源信号，电阻R50的另一端接地，芯片U5的9脚与信号耦合电容C61的一端相连，信号耦合电容C61的另一端作为高速脉冲门控时序信号电路(12)的输出端，分别与并行APD阵列的第二控制输入端以及多通道光开关(13)的第二输入端相连。

6.根据权利要求3所述的并行雪崩光电二极管阵列结构的红外单光子探测系统，其特征在于：所述多通道光开关(13)包括芯片U4、有源晶振Y40、滤波电感L6～L7、电源滤波电容C40～C55和电阻R40～R45，所述芯片U4采用型号为EP1C6T144C8N的可编程FPGA控制器，芯片U4包括芯片U4A和芯片U4B两部分，芯片U4A的10脚通过电阻R40接有源晶振Y40的3脚，有源晶振Y40的2脚接地，有源晶振Y40的4脚分别与电阻R44、电源滤波电容C55的一端相连，电源滤波电容C55的另一端接地，电源滤波电容C40、C42、C44三者并联，且其一并 联端分别接芯片U4A的8脚、滤波电感L6的一端，滤波电感L6的另一端接电源滤波电容C46的一端，电源滤波电容C46的另一端接地；电源滤波电容C41、C43、C45三者并联，且其一并联端分别接芯片U4A的29脚、滤波电感L7的一端，滤波电感L7的另一端接电源滤波电容C47的一端，电源滤波电容C47的另一端接地；电源滤波电容C52、C53、C54三者并联，该并联端的一端接芯片U4B的81脚，另一端接地；芯片U4B的73脚作为多通道光开关(13)的第一输入端，与并行APD阵列的输出端相连，芯片U4B的105脚作为多通道光开关(13)的第二输入端，与高速脉冲门控时序信号电路(12)的输出端相连，芯片U4B的61、62、67～72脚作为多通道光开关(13)的输出端，与多级低通滤波电路(21)的输入端相连。

7.根据权利要求3所述的并行雪崩光电二极管阵列结构的红外单光子探测系统，其特征在于：所述多级低通滤波电路(21)包括15级LC无源微波低通滤波器LPF1～LPF2、电阻R1、电感L1以及电容C1～C2，所述高速宽带放大电路(22)包括芯片U1、电感L2～L3、电阻R2～R3以及电容C3～C19，所述芯片U1采用可调增益宽带放大器ADL5330，其1脚分别与电容C19、C3的一端相连，电容C19、C3的另一端接地；其24脚分别与电阻R2、R3的一端相连，电阻R3的另一端接地；其16脚分别与电感L2、电容C17的一端相连，电容C17的另一端作为高速宽带放大电路(22)的输出端，接高速比较电路(30)的输入端，电容C11、C12并联，电感L2的另一端分别与电感L3、电容C11、C12的一端并联端相连，电容C11、C12的另一端并联端接地；其15脚分别与电感L3、电容C18的一端相连，电容C18的另一端接地；所述15级LC无源微波低通滤波器LPF1的输入端与电容C2的一端相连，电容C2的另一端与电感L1的一端相连，作为多级低通滤波电路(21)的输入端，与多通道光开关(13)的输出端相连，电感L1的另一端依次通过电阻R1、电容C1接地，15级LC无源微波低通滤波器LPF1的输出端与15级LC无源微波低通滤波器LPF2的输入端相连，15级LC无源微波低通滤波器LPF2的输出端依次通过电容C4、电容C6接芯片U1的3脚。

8.根据权利要求3所述的并行雪崩光电二极管阵列结构的红外单光子探测系统，其特征在于：所述高速比较电路(30)包括芯片U2、电感L4、电阻R5～R11以及电容C21～C31，所述芯片U2采用高速比较器ADCMP573，其2脚作为高速比 较电路(30)的输入端，分别与电阻R5的一端、高速宽带放大电路(22)的输出端相连，电阻R5的另一端接地；其3脚分别与电感L4、电容C22的一端相连，电感L4通过电容C21接地，电容C22的另一端接地；其11脚作为高速比较电路(30)的输出端，与数字信号甄别电路的输入端相连。