CN205545541U - 基于X86平台通用cpu高性能嵌入式相机的硬件结构 - Google Patents

Abstract

本实用新型涉及基于X86平台通用cpu高性能嵌入式相机的硬件结构，其特征在于，包括：X86架构信息主处理单元、与X86架构信息主处理单元相连的FPGA信息采集单元以及与FPGA信息采集单元相连的前端传感器单元。本实用新型所提出的基于X86平台通用cpu高性能嵌入式相机的硬件结构，利用x86架构的通用cpu代替专用的嵌入式数字dsp芯片，有效地降低了系统开发难度，减少了产品的研发周期，降低了对专业人员的要求。

Description

基于X86平台通用cpu高性能嵌入式相机的硬件结构

技术领域

本实用新型涉及一种基于X86平台通用cpu高性能嵌入式相机的硬件结构。

背景技术

传统的嵌入式相机基本采用专用数字信号处理器(dsp)进行处理，这势必导致需要较强专业型人才，即使在专业部门培养这样的专业人士也需要投入的精力和经费相对而言都较大。即使有这样的专业人士，针对特定的相机种类的硬件平台(接口、工作模式)均不一样，势必导致需要针对每个不同的型号dsp需要大量的开发周期和开发经费。现在存在的利用X86架构的Arm进行相机开发实例，但是这样相机用在普通监控范围，或者简单的拍照没有问题，但是涉及到需要对采集图像作数字化分析时，其性能即存在严重不足的问题。

此外，通用cpu的计算能力相对于嵌入式dsp而言，运算速度较慢，不能实时进行数据的处理，导致不能再嵌入式的高性能数据处理中充当主处理器。通用cpu的应用仅仅是通用计算机和笔记本之类的领域，主要是因为其功耗以及功耗导致需要较高性能的散热、较大尺寸的散热，当然还包括额外需要的电源模块来保证系统稳定的工作。通用cpu的设计布局较大，一块通用cpu的硬件pcb通常都需要大约15cm×15cm左右，如果包括上述电源模块，做成嵌入式系统很难受限于Bios的开发难度大，导致很多特定工作环境，需要特殊硬件结构时，相对于专业dsp而言硬件pcb设计难度较大。

发明内容

本实用新型的目的在于提供一种基于X86平台通用cpu高性能嵌入式相机的硬件结构，以克服现有技术中存在的缺陷；本实用新型结构简单，易于实现。

为实现上述目的，本实用新型的技术方案是：一种基于X86平台通用cpu高性能嵌入式相机的硬件结构，包括：一X86架构信息主处理单元、一与所述X86架构信息主处理单元相连的FPGA信息采集单元以及一与所述FPGA信息采集单元相连的前端传感器单元。

在本实用新型一实施例中，所述X86架构信息主处理单元包括：X86芯片电路、南桥芯片电路、Rocket io电路、经第二4x接口与所述X86芯片电路相连的第二PICE接口、经显示接口与所述X86芯片电路相连的HDMI接口、经64位总线与所述X86芯片电路相连的第二DDR接口电路、经SATA接口与所述X86芯片电路相连的SATA接口电路、经第四标准接口与所述南桥芯片电路相连的Minipcie接口电路、经第五标准接口与所述南桥芯片电路相连的Lan接口电路、经USB接口与所述南桥芯片电路相连的USB接口电路以及分别与所述Rocket io电路相连的第二FLASH电路、温湿度电路、串口电路、GPIO电路、看门狗电路、Gps电路、timer电路；所述X86架构信息主处理模通过所述第二PICE接口或所述Lan接口电路，并经所述FPGA信息采集单元中的第一PICE接口或网络接口电路与所述FPGA信息采集单元进行数据传输。

在本实用新型一实施例中，所述X86架构信息主处理单元包括一X86架构信息主处理板；所述X86架构信息主处理板上设置有：第二标准PCIE4x接口、SATA接口、BIOS FLASH芯片、第二DDR芯片、CPU芯片、南桥芯片、Minipcie1x接口、第二温湿度芯片、看门狗、加密FLAH芯片、X86电源、第二显示接口、4x串口、第二网络接口、第一USB接口、第二USB接口、第二指示灯以及X86电源接口；所述X86架构信息主处理板经所述第二标准PCIE4x接口或所述第二网络接口，经所述FPGA信息采集单元中FPGA采集板上的第一标准PCIE4x接口或第一网络接口与所述FPGA采集板进行数据传输。

在本实用新型一实施例中，所述CPU芯片为Intel处理器或Amd处理器。

在本实用新型一实施例中，所述FPGA信息采集单元包括：FPGA芯片电路、经第一标准接口与所述FPGA芯片电路相连的网络接口电路、经16位并行总线与所述FPGA芯片电路相连的第一DDR接口电路、经八位数据接口与所述FPGA芯片电路相连的模拟接口电路、经第一4x接口与所述FPGA芯片电路相连的第一PCIE接口电路、经第一SPI接口与所述FPGA芯片电路相连的第一FLAH接口电路、经第二SPI接口与所述FPGA芯片电路相连的加密接口电路、经第二标准接口与所述FPGA芯片电路相连的字符芯片电路以及经第三标准接口与所述FPGA芯片电路相连的重力感应电路。

在本实用新型一实施例中，所述FPGA信息采集单元包括一FPGA采集板；所述FPGA采集板上设置有第一标准PCIE4x接口、FLASH芯片、第一温湿度芯片、FPGA芯片、第一DDR芯片、第一网络接口、第一指示灯、2x串口、第一显示接口、FPGA电源、Gps、FPGA电源接口以及AD接口。

在本实用新型一实施例中，所述X86架构信息主处理单元以及所述FPGA信息采集单元还分别与一服务器相连。

在本实用新型一实施例中，所述前端传感器单元包括：CCD SENSOR芯片电路、CCD供电控制电路、AD转换电路以及CCD接口电路；所述CCD SENSOR芯片电路分别与所述CCD供电控制电路以及所述AD转换电路相连；所述CCD供电控制电路以及所述AD转换电路分别与所述CCD接口单元电路。

在本实用新型一实施例中，还包括一电源单元；所述电源单元分别与所述所述电源单元为X86架构信息主处理单元以及所述FPGA信息采集单元相连；所述X86架构信息主处理单元提供12V至24V的供电电压；所述X86架构信息主处理单元为所述FPGA信息采集单元提供5V以及12V的供电电压；所述FPGA信息采集单元为所述前端传感器单元提供5V以及12V的供电电压；所述电源单元为FPGA信息采集单元提供12V的供电电压。

相较于现有技术，本实用新型具有以下有益效果：本实用新型所提出的一种基于X86平台通用cpu高性能嵌入式相机的硬件结构，通过结合现有的软件，利用x86架构的通用cpu作为高清信息处理的平台，从而降低了系统开发难度、减少了产品的研发周期、降低了对专业人员的要求；采用通用的x86架构的系统，利于后续的系统升级改进和功能的扩展；系统整个设计采用了模块化的方式，硬件的升级更加方便、而且利于将来的系统维护和故障定位，通过配置相应的资源可以实时监控平台的工作状态。

附图说明

图1为本实用新型基于X86平台通用cpu高性能嵌入式相机的硬件结构中嵌入式方案的原理框图。

图2为本实用新型基于X86平台通用cpu高性能嵌入式相机的硬件结构中信息处理的信号流向图。

图3为本实用新型基于X86平台通用cpu高性能嵌入式相机的硬件结构中X86架构信息主处理板的电路设计框图。

图4为本实用新型基于X86平台通用cpu高性能嵌入式相机的硬件结构中FPGA采集板的电路设计框图。

图5为本实用新型基于X86平台通用cpu高性能嵌入式相机的硬件结构中供电原理框图。

图6为本发明一实施例中基于x86架构高性能相机结构的侧面示意图。

【标号说明】：1- X86架构信息主处理板；2-FPGA采集板；3-Sensor及Ad转换板；4-标准移动硬盘托架；5-第一电路板支撑架；6-第二电路板支撑架；7-CPU芯片；8 -Minipcie接口。

具体实施方式

下面结合附图以及现有软件技术，对本实用新型的技术方案进行具体说明，在该说明过程中所涉及的现有软件技术并不是本实用新型所保护的客体，本实用新型仅保护该基于X86平台通用cpu高性能嵌入式相机的硬件结构。

本实用新型提供一种基于X86平台的嵌入式方式应用到现在的高清相机开发，应用于高清相机的监视处理系统，实现了主流的高性能相机和通用计算机结合，大大降低了高清嵌入式相机的开发难度，利用计算机强大的计算能力来处理高清图像信息，提高相机的稳定性和可靠性。

目前以X86架构的处理器已经从单核变成多核的工作模式，而且单核上能够进行多线程的运算，已经大大提高了运算能力，达到作为嵌入式核心控制部件的性能。而且随着UEFI技术的出现，BIOS的开发难度大幅度降低，且可以在线更新，降低了硬件PCB设计难度。

进一步的，在本实施例中，如图1所示以及图2所示，提供一种基于X86平台通用cpu高性能嵌入式相机的硬件结构，包括：一X86架构信息主处理单元、一与X86架构信息主处理单元相连的FPGA信息采集单元以及一与FPGA信息采集单元相连的前端传感器单元。前端传感器单元将采集的图像数据传送至FPGA信息采集单元；FPGA信息采集单元对图像数据进行转换处理后，即进行图像格式转换与图像压缩，发送至X86架构信息主处理单元进行信息处理；X86架构信息主处理单元经信息处理后提取预设需求信息，并将该预设需求信息传输至一数据接收端，也即一服务器。进一步的，在本实施例中，X86架构信息主处理单元以及FPGA信息采集单元还分别与该服务器相连。

进一步的，在本实施例中，如图1所示，X86架构信息主处理单元包括：X86芯片电路、南桥芯片电路、Rocket io电路（也即图1中的超级io单元）、经第二4x接口与X86芯片电路相连的第二PICE接口、经显示接口与X86芯片电路相连的HDMI接口、经64位总线与X86芯片电路相连的第二DDR接口电路、经SATA接口与X86芯片电路相连的SATA接口电路、经第四标准接口与南桥芯片电路相连的Minipcie接口电路、经第五标准接口与南桥芯片电路相连的Lan接口电路、经USB接口与南桥芯片电路相连的USB接口电路以及分别与Rocket io电路相连的第二FLASH电路、温湿度电路、串口电路、GPIO电路、看门狗电路、Gps电路、timer电路；X86架构信息主处理模通过第二PICE接口或Lan接口电路，并经FPGA信息采集单元中的第一PICE接口或网络接口电路与FPGA信息采集单元进行数据传输。

进一步的，在本实施例中，如图3所示，X86架构信息主处理单元包括一X86架构信息主处理板；X86架构信息主处理板上设置有：第二标准PCIE4x接口、SATA接口、BIOS FLASH芯片、第二DDR芯片、CPU芯片、南桥芯片、Minipcie1x接口、第二温湿度芯片、看门狗、加密FLAH芯片、X86电源、第二显示接口、4x串口、第二网络接口、第一USB接口、第二USB接口、第二指示灯以及X86电源接口；X86架构信息主处理板经第二标准PCIE4x接口或第二网络接口，经FPGA信息采集单元中FPGA采集板上的第一标准PCIE4x接口或第一网络接口与FPGA采集板进行数据传输。

进一步的，在本实施例中，CPU芯片为Intel处理器或Amd处理器。

进一步的，在本实施例中，如图1所示，FPGA信息采集单元包括：FPGA芯片电路、经第一标准接口与FPGA芯片电路相连的网络接口电路、经16位并行总线与FPGA芯片电路相连的第一DDR接口电路、经八位数据接口与FPGA芯片电路相连的模拟接口电路、经第一4x接口与FPGA芯片电路相连的第一PCIE接口电路、经第一SPI接口与FPGA芯片电路相连的第一FLAH接口电路、经第二SPI接口与FPGA芯片电路相连的加密接口电路、经第二标准接口与FPGA芯片电路相连的字符芯片电路以及经第三标准接口与FPGA芯片电路相连的重力感应电路。

进一步的，在本实施例中，如图4所示，FPGA信息采集单元包括一FPGA采集板；FPGA采集板上设置有第一标准PCIE4x接口、FLASH芯片、第一温湿度芯片、FPGA芯片、第一DDR芯片、第一网络接口、第一指示灯、2x串口、第一显示接口、FPGA电源、Gps、FPGA电源接口以及AD接口。

进一步的，在本实施例中，如图1所示，前端传感器单元包括：CCD SENSOR芯片电路、CCD供电控制电路、AD转换电路以及CCD接口电路；CCD SENSOR芯片电路分别与CCD供电控制电路以及AD转换电路相连；CCD供电控制电路以及AD转换电路分别与CCD接口单元电路。

进一步的，在本实施例中，采用通用X86架构的CPU作为核心器件，对高清相机的嵌入式系统进行优化设计，其中系统主要包括：前端传感器(Sensor)部件、模数(Sd)转换、FPGA信息采集、X86架构的信息处理四部分。

其中，前端传感器(Sensor)部件和Ad转换集成在一块电路板上，利用自定义的总线将数据发送到FPGA信息采集板上，FPGA信息采集板对图像信息进行相应的转换，其中可以包括图像格式转换、图像的压缩功能，在处理完成后，FPGA信息采集板可以利用PCIE总线或者千兆以太网总线将信号传输到X86架构的的信息处理板上进行信息处理，信息处理板接收到采集的高清图像数据，利用在系统中配置好，并且已经连续运行的软件对数据进行处理，分析并提取出需要的信息，将信息利用网络通信或者无线通信手段传输到数据的接收端，如：服务器。

进一步的，在本实施例中，如图5所示，还包括一电源单元；电源单元分别与电源单元为X86架构信息主处理单元以及FPGA信息采集单元相连；X86架构信息主处理单元提供12V至24V的供电电压；X86架构信息主处理单元为FPGA信息采集单元提供5V以及12V的供电电压；FPGA信息采集单元为前端传感器单元提供5V以及12V的供电电压；电源单元为FPGA信息采集单元提供12V的供电电压。

进一步的，在本实施例中，如图6所示，为采用本实用新型所提出的硬件结构的基于x86架构高性能相机结构示意图，其中， X86架构信息主处理板1为本发明的核心，利用通用x86架构的cpu实现嵌入在相机内部和相机一体实现相机的高度集成，而且能够实现高性能的数据信息处理功能，X86架构信息主处理板1上的CPU芯片7可以利用当前的Intel或者Amd的通用CPU作为核心处理器进行系统的搭建；X86架构信息主处理板1的视频信号通过 FPGA采集板2从相机探测器板，也即Sensor及Ad转换板3，获取。结构上采用标准的移动硬盘托架设计，留有标准移动硬盘托架4安装结构。为了能够方便系统的拓展，结构设计过程中，X86架构信息主处理板1的结构采用与标准移动硬盘托架4结构尺寸相同的设计。另外，X86架构信息主处理板1上增加了一个Minipcie接口8作为其它功能扩展的接口，包括：视频编解码的功能扩展模块、无线网络功能扩展模块等。在X86架构信息主处理板1和FPGA采集板2之间采用相互垂直的方式进行结构设计，减少相互之间的干扰，而且便于相互的拆卸。此外，可具体结合相机的壳体结构对X86架构信息主处理板1、FPGA采集板2以及Sensor及Ad转换板3进行选择以及设置。

通常X86的CPU因为功耗导致散热需要主动散热方式，使得其不能作为嵌入式系统的核心CPU进行设计，随着CPU设计工艺的提升，CPU的功耗已经明显下降。系统设计中，利用导热脂将CPU芯片7与相机外壳进行紧密接触，散热直接采用壳体散热，从而减少CPU的振动冲击，而且利于CPU进行散热处理。不需要增加风扇，散热可采用上表面也可采用下表面。当前X86的通用CPU功耗的大幅度降低使得嵌入式的设计成为可能，而且本实施例中去除以往CPU中采用风扇的设计方式，利用导热脂的方式将外壳和CPU与南桥芯片直接接触上，有效的提高了散热效率。

如图1和图2所示，Sensor及Ad转换板3的信号通过总线传输到FPGA采集板2进行数据的采集，在FPGA采集板2上进行相应的处理，该处理存在默认的处理方式。一旦主处理发送控制指令后，FPGA需要按照指令进行处理，FPGA通过PCIE或者网络接口将数据主动发送到X86架构信息主处理板1进行数据的处理。

如图3和图4所示，为了能够扩展功能用途，在单模块板设计过程中，增加了去除主处理板系统仍可工作的理念，在FPGA采集板2上增加了部分类似于主处理板的接口。在电源设计时，FPGA上存在独立的电源输入接口，只是接口仅仅提供12v电源。

以上是本实用新型的较佳实施例，凡依本实用新型技术方案所作的改变，所产生的功能作用未超出本实用新型技术方案的范围时，均属于本实用新型的保护范围。

Claims (9)

1.一种基于X86平台通用cpu高性能嵌入式相机的硬件结构，其特征在于，包括：一X86架构信息主处理单元、一与所述X86架构信息主处理单元相连的FPGA信息采集单元以及一与所述FPGA信息采集单元相连的前端传感器单元。

2.根据权利要求1所述的基于X86平台通用cpu高性能嵌入式相机的硬件结构，其特征在于，所述X86架构信息主处理单元包括：X86芯片电路、南桥芯片电路、Rocket io电路、经第二4x接口与所述X86芯片电路相连的第二PICE接口、经显示接口与所述X86芯片电路相连的HDMI接口、经64位总线与所述X86芯片电路相连的第二DDR接口电路、经SATA接口与所述X86芯片电路相连的SATA接口电路、经第四标准接口与所述南桥芯片电路相连的Minipcie接口电路、经第五标准接口与所述南桥芯片电路相连的Lan接口电路、经USB接口与所述南桥芯片电路相连的USB接口电路以及分别与所述Rocket io电路相连的第二FLASH电路、温湿度电路、串口电路、GPIO电路、看门狗电路、Gps电路、timer电路；所述X86架构信息主处理模通过所述第二PICE接口或所述Lan接口电路，并经所述FPGA信息采集单元中的第一PICE接口或网络接口电路与所述FPGA信息采集单元进行数据传输。

3.根据权利要求2所述的基于X86平台通用cpu高性能嵌入式相机的硬件结构，其特征在于，所述X86架构信息主处理单元包括一X86架构信息主处理板；所述X86架构信息主处理板上设置有：第二标准PCIE4x接口、SATA接口、BIOS FLASH芯片、第二DDR芯片、CPU芯片、南桥芯片、Minipcie1x接口、第二温湿度芯片、看门狗、加密FLAH芯片、X86电源、第二显示接口、4x串口、第二网络接口、第一USB接口、第二USB接口、第二指示灯以及X86电源接口；所述X86架构信息主处理板经所述第二标准PCIE4x接口或所述第二网络接口，经所述FPGA信息采集单元中FPGA采集板上的第一标准PCIE4x接口或第一网络接口与所述FPGA采集板进行数据传输。

4.根据权利要求3所述的基于X86平台通用cpu高性能嵌入式相机的硬件结构，其特征在于，述CPU芯片为Intel处理器或Amd处理器。

5.根据权利要求1所述的基于X86平台通用cpu高性能嵌入式相机的硬件结构，其特征在于，所述FPGA信息采集单元包括：FPGA芯片电路、经第一标准接口与所述FPGA芯片电路相连的网络接口电路、经16位并行总线与所述FPGA芯片电路相连的第一DDR接口电路、经八位数据接口与所述FPGA芯片电路相连的模拟接口电路、经第一4x接口与所述FPGA芯片电路相连的第一PCIE接口电路、经第一SPI接口与所述FPGA芯片电路相连的第一FLAH接口电路、经第二SPI接口与所述FPGA芯片电路相连的加密接口电路、经第二标准接口与所述FPGA芯片电路相连的字符芯片电路以及经第三标准接口与所述FPGA芯片电路相连的重力感应电路。

6.根据权利要求5所述的基于X86平台通用cpu高性能嵌入式相机的硬件结构，其特征在于，所述FPGA信息采集单元包括一FPGA采集板；所述FPGA采集板上设置有第一标准PCIE4x接口、FLASH芯片、第一温湿度芯片、FPGA芯片、第一DDR芯片、第一网络接口、第一指示灯、2x串口、第一显示接口、FPGA电源、Gps、FPGA电源接口以及AD接口。

7.根据权利要求2或5所述的基于X86平台通用cpu高性能嵌入式相机的硬件结构，其特征在于，所述X86架构信息主处理单元以及所述FPGA信息采集单元还分别与一服务器相连。

8.根据权利要求1所述的基于X86平台通用cpu高性能嵌入式相机的硬件结构，其特征在于，所述前端传感器单元包括：CCD SENSOR芯片电路、CCD供电控制电路、AD转换电路以及CCD接口电路；所述CCD SENSOR芯片电路分别与所述CCD供电控制电路以及所述AD转换电路相连；所述CCD供电控制电路以及所述AD转换电路分别与所述CCD接口单元电路。

9.根据权利要求1所述的基于X86平台通用cpu高性能嵌入式相机的硬件结构，其特征在于，还包括一电源单元；所述电源单元分别与所述所述电源单元为X86架构信息主处理单元以及所述FPGA信息采集单元相连；所述X86架构信息主处理单元提供12V至24V的供电电压；所述X86架构信息主处理单元为所述FPGA信息采集单元提供5V以及12V的供电电压；所述FPGA信息采集单元为所述前端传感器单元提供5V以及12V的供电电压；所述电源单元为FPGA信息采集单元提供12V的供电电压。