CN205405197U - 一种双cpu可靠设计的基站动环监控装置 - Google Patents

Abstract

本实用新型公开了一种双CPU可靠设计的基站动环监控装置，该监控装置包括电源、第一电源控制电路、第二电源控制电路、第一CPU、第二CPU、第一辅助电路、第二辅助电路和实时通讯电路；本实用新型的优点在于，假设第一CPU故障概率为P1(P1<1)，第二CPU故障概率为P2(P2<1)，只有第一CPU和第二CPU同时故障时系统才会故障，其概率为P1*P2，远小于单个CPU发生故障的概率MAX(P1，P2)，增加了系统稳定运行时间，可充分保证被监控项处于受控状态。

Description

一种双CPU可靠设计的基站动环监控装置

技术领域

本实用新型涉及一种监控方法，具体涉及一种双CPU可靠设计的基站动环监控装置。

技术背景

随着移动通信4G、5G技术的发展，移动基站数量大增，如何提高基站动环监控稳定性和可靠性，减少基站盲视时间，需要有可靠的动环监控方法。通常的动环监控方法采用单CPU工作模式，集基站动力环境信息采集、处理和传输于一体，通过在CPU中内建数据服务器，跟远端的监控中心LSC建立连接。当系统出故障时，不但数据不能正常上传，系统也不能正常采集基站动力环境信息，基站处理不受控状态，而且动环监控装置一旦出现数据异常故障，如果没有其他监视装置，系统自身按照错误逻辑运行，不能诊断自身故障，系统将无法正常采集和传输动力环境信息，导致整个基站处于盲视状态，这从根本上于基站动环监控的意义相悖。

发明内容

本实用新型针对现有技术的不足，提出了一种双CPU可靠设计的基站动环监控装置。

一种双CPU可靠设计的基站动环监控装置，包括电源、第一电源控制电路、第二电源控制电路、第一CPU、第二CPU、第一辅助电路、第二辅助电路和实时通讯电路；

所述的电源分别给第一电源控制电路、第二电源控制电路供电，第一电源控制电路的电源输出端与第一CPU的电源输入端连接，第二电源控制电路的电源输出端与第二CPU的电源输入端连接，第一CPU的电源控制输出端与第二电源控制电路连接，第二CPU的电源控制输出端与第一电源控制电路连接，第一CPU与第二CPU通过实时通讯电路连接，第一CPU外设有第一辅助电路，第二CPU外设有第二辅助电路；

所述的实时通讯电路为串行总线、并行总线或共享RAM。

本实用新型的优点在于，假设第一CPU故障概率为P1(P1<1)，第二CPU故障概率为P2(P2<1)，只有第一CPU和第二CPU同时故障时系统才会故障，其概率为P1*P2，远小于单个CPU发生故障的概率MAX(P1，P2)，增加了系统稳定运行时间，可充分保证被监控项处于受控状态。

附图说明：

图1为本实用新型的基站动环监控方法流程图；

图2为本实用新型的结构示意图；

图3为双CPU可靠设计实施例框图。

具体实施方式

具体实施方法

一种双CPU可靠设计的基站动环监控装置，包括电源1、第一电源控制电路2、第二电源控制电路8、第一CPU4、第二CPU7、第一辅助电路3、第二辅助电路6和实时通讯电路5；

所述的电源1分别给第一电源控制电路2、第二电源控制电路8供电，第一电源控制电路2的电源输出端与第一CPU4的电源输入端连接，第二电源控制电路8的电源输出端与第二CPU7的电源输入端连接，第一CPU4的电源控制输出端与第二电源控制电路8连接，第二CPU7的电源控制输出端与第一电源控制电路2连接，第一CPU4与第二CPU7通过实时通讯电路连接，第一CPU4外设有第一辅助电路，第二CPU7外设有第二辅助电路；

如图1、图2所示，动环监控装置的双CPU可靠设计方法由电源1、电源控制电路2、辅助电路3、第一CPU4、实时通讯电路5、辅助电路6、第二CPU7、电源控制电路8组成。电源1为整个动画监控装置供电，负责将输入的外部电源转换为装置所需要的工作电源。第一电源控制电路2用于控制第一CPU4的供电通路，可通过外部第二CPU7输入信号控制其通断，直接控制第一CPU4的断电复位和正常工作的电源供给。第一辅助电路3为第一CPU4的外围工作电路，包括但不限于基站监控过程中所需的DI、DO、AI及智能接口。第一CPU4用于接收第一辅助电路3的监控数据及对第一辅助电路3的实时控制。第二电源控制电路8用于控制第二CPU7的供电通路，可通过第一CPU4的外部输入信号控制其通断，直接控制第二CPU7的断电复位和正常工作的电源供给。第二辅助电路6为第二CPU7的外围工作电路，包括但不限于基站监控过程中所需的DI、DO、AI及智能接口。第二CPU7用于接收第二辅助电路6的监控数据及对第二辅助电路6的实时控制。第一CPU4和第二CPU7之间通过串行总线、并行总线、共享RAM的方式实时进行数据交互，互相传递CPU的工作状态，当检测到对方异常时，可发送指令要求对方进行纠正，包括重新初始化、软重启等指令，当CPU通过自身修复动作无法恢复是，对方CPU可通过控制电源控制电路令其断电重启以恢复正常。

实施例：

如图3所示，监控装置逻辑功能分为动环采集单元和数据传输单元构成，动环采集单元负责基站环境中的数字量、模拟量、智能设备的数据采集，数据传输单元负责将采集到的数据进行处理，实时上报告警信息，并建立webservice服务器，供监控中心的LSC服务器对采集的数据进行查询。监控装置由外置的-48V转12V/5V电源11进行供电。

动环采集主单元由电源控制继电器12、Cortex-M3微控制器13、电源输出接口14、DI/DO/AI/232/48515构成。电源控制继电器12采用常闭触点建立Cortex-M3微控制器13和-48V转12V/5V电源11的电源通道，在正常情况下，Cortex-M3微控制器13得电，Cortex-M3微控制器13进入正常的工作状态。电源输出接口14取-48V转12V/5V电源11的12V输出电源，用于给外部的传感器进行供电，通过接线端子输出。DI/DO/AI/232/48515构成了基站动力环境数据采集的基本接口，可用于采集诸如烟雾、红外、门磁等DI输入信号，输出控制烟雾传感器复位、摄像辅助灯电源等DO信号，采集诸如蓄电池电压、电流等AI信号，以及接入开关电源、空调、门禁、电表等232或485接口的智能设备；DI/DO/AI/232/48515接口通过光电耦合芯片对信号进行隔离，保证Cortex-M3微控制器13的可靠运行。

数据传输单元由USB接口16、IP网络接口17、ARM9处理器18、电源控制继电器19构成。USB接口可用于连接USB接口形式的4G无线通信模块与LSC服务器交互数据或其它USB设备，USB接口16通过通用的USB接口管理芯片与ARM9处理器18连接。IP网络接口17用于有线连接的以太网设备，包括有线方式与LSC服务器交互数据或IP摄像头等设备，IP网络接口17通过通用的phy芯片与ARM9处理器18连接。电源控制继电器19采用常闭触点建立ARM9处理器18和-48V转12V/5V电源11的电源通道，在正常情况下，ARM9处理器18得电，CPU进入正常的工作状态。

Cortex-M3微控制器13与ARM9处理器18在各自的CPU中建立正常工作真值表，并通过串行通讯20进行连接，可采用SPI通讯、232通讯、以太网通讯等，实时交互各自的工作状态，包括Cortex-M3微控制器18的状态信息、DI/DO/AI/232/48515的通讯数据、USB接口16的设备状态、IP网络接口17的连接状态，并与保存的真值表进行比较，当Cortex-M3微控制器18检测到ARM9处理器18工作异常时，在通讯尚未中断情况下，往ARM9处理器18发送纠正错误指令，令其恢复正常，在长时间无法修复的情况下，控制电源控制继电器19将ARM9处理器18断电，通过硬复位方式令其恢复正常工作状态。当ARM9处理器18检测到Cortex-M3微控制器18工作异常时，在通讯尚未中断情况下，往Cortex-M3微控制器18发送纠正错误指令，令其恢复正常，在长时间无法修复的情况下，控制电源控制继电器12将Cortex-M3微控制器18断电，通过硬复位方式令其恢复正常工作状态。

本实用新型的动环监控装置的双CPU可靠设计方法可实时监测设备自身的工作状态，保证设备本身的可靠工作，可有效提供动环监控系统的有效性，降低失控风险。

以上所述仅为本实用新型的实施例，并非因此限制本实用新型的专利范围，凡是利用本实用新型说明书及附图内容所做的等效结构或等效流程变化，或直接或间接运用在其他相关技术领域，均同理包括在本实用新型专利保护范围。

Claims (2)

1.一种双CPU可靠设计的基站动环监控装置，包括电源、第一电源控制电路、第二电源控制电路、第一CPU、第二CPU、第一辅助电路、第二辅助电路和实时通讯电路；

其特征在于：所述的电源分别给第一电源控制电路、第二电源控制电路供电，第一电源控制电路的电源输出端与第一CPU的电源输入端连接，第二电源控制电路的电源输出端与第二CPU的电源输入端连接，第一CPU的电源控制输出端与第二电源控制电路连接，第二CPU的电源控制输出端与第一电源控制电路连接，第一CPU与第二CPU通过实时通讯电路连接，第一CPU外设有第一辅助电路，第二CPU外设有第二辅助电路。

2.根据权利要求1所述的一种双CPU可靠设计的基站动环监控装置，其特征在于：所述的实时通讯电路为串行总线、并行总线或共享RAM。