CN205263514U - 一种电子式互感器合并单元的时间同步装置 - Google Patents
一种电子式互感器合并单元的时间同步装置 Download PDFInfo
- Publication number
- CN205263514U CN205263514U CN201520926054.0U CN201520926054U CN205263514U CN 205263514 U CN205263514 U CN 205263514U CN 201520926054 U CN201520926054 U CN 201520926054U CN 205263514 U CN205263514 U CN 205263514U
- Authority
- CN
- China
- Prior art keywords
- cpu
- electronic transformer
- fpga
- merging unit
- ethernet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本实用新型提供了一种电子式互感器合并单元的时间同步装置，其特征在于，包括CPU、以太网收发器(PHY)和现场可编程门阵列(FPGA)芯片，所述的CPU包含以太网MAC控制器模块和PTP协议模块，所述的以太网收发器(PHY)连接CPU的以太网MAC控制器模块，所述现场可编程门阵列(FPGA)芯片通过CPU总线与CPU连接。本实用新型采用FPGA和MPC8313(E)双处理器为核心的硬件系统，利用FPGA来完成对多路电子式互感器的数据采集和传输。MPC8313则作为主CPU，不仅完成了对采集数据的复杂处理，而且实现了PTP协议，使得时间同步精度达到亚微秒级。
Description
技术领域
本实用新型属于输变电技术领域，特别涉及一种电子式互感器合并单元的时间同步装置。
背景技术
随着智能电网和智能变电站的发展，数字化变电站中各级设备对同步时钟的精度和稳定性要求越来越高。其中合并单元作为数字化变电站间隔层、站控层设备的数据来源，同步的准确性显得更为重要，同步误差要求控制在1us以内。
目前国网要求的合并单元在同步对时方面应能接收秒脉冲(1PPS)、IRIG-B码或者IEEE1588协议对时信号，并且要求合并单元在正常情况下采样的同步误差应不大于±1us。在外部同步信号消失后，至少能在10min内继续满足4us同步精度要求。但是秒脉冲对时和IRIG-B码对时可靠性较差，对时精度不足，难以达到国网的要求。IEEEE1588作为一种网络对时协议，其主要优点是采用采用硬件打时间戳，同步精度高；特别适合于以太网；不需要单独的硬接线，降低了成本具有较强的故障容错能力；可减少对GPS的依赖，实现亚微秒级的同步精度，能使数字化变电站实现网络化时钟同步。
发明内容
本实用新型所要解决的问题是提供一种电子式互感器合并单元的时间同步装置。
为了实现上述目的，本实用新型采用如下技术方案：
一种电子式互感器合并单元的时间同步装置，其特征在于，包括CPU、以太网收发器(PHY)和现场可编程门阵列(FPGA)芯片，所述的CPU包含以太网MAC控制器模块和PTP协议模块，所述的以太网收发器(PHY)连接CPU的以太网MAC控制器模块，所述现场可编程门阵列(FPGA)芯片通过CPU总线与CPU连接。
优选地，所述的所述CPU型号为PowerPC处理器MPC8313或MPC8313E。
优选地，所述的以太网收发器为BCM5241。
优选地，所述的现场可编程门阵列芯片为EP2C8T144C8。
优选地，所述的CPU选用HY5PS561621BFP-25为SDRAM作为程序的运行区域，选用S29GL064N90TFI03作为其NORFlash，用于存储程序代码，并选用K9F5608UOD作为其NANDFlash，用于数据的存储。
优选地，所述的以太网收发器通过MII接口连接CPU的以太网MAC控制器模块。
与现有技术相比，本实用新型的有益效果是：
本实用新型采用FPGA和MPC8313(E)双处理器为核心的硬件系统，利用FPGA来完成对多路电子式互感器的数据采集和传输。MPC8313则作为主CPU，不仅完成了对采集数据的复杂处理，而且实现了PTP协议，使得时间同步精度达到亚微秒级。
附图说明
图1为电子式互感器合并单元的时间同步装置结构示意图。
具体实施方式
下面结合具体实施例，进一步阐述本发明。应理解，这些实施例仅用于说明本发明而不用于限制本发明的范围。此外应理解，在阅读了本发明讲授的内容之后，本领域技术人员可以对本发明作各种改动或修改，这些等价形式同样落于本申请所附权利要求书所限定的范围。
实施例1
如图1所示，为电子式互感器合并单元的时间同步装置结构示意图，所述的电子式互感器合并单元的时间同步装置包括CPU、以太网收发器(PHY)和现场可编程门阵列(FPGA)芯片，所述的所述CPU型号为PowerPC处理器MPC8313。所述的以太网收发器为BCM5241。所述的现场可编程门阵列芯片为EP2C8T144C8。所述的CPU选用HY5PS561621BFP-25为SDRAM作为程序的运行区域，选用S29GL064N90TFI03作为其NORFlash，用于存储程序代码，并选用K9F5608UOD作为其NANDFlash，用于数据的存储。
EP2C8T144C8为Altera公司的CycloneII系列可编程门阵列，接收CPU的IEEE1588秒脉冲，完成12个电子式互感器的同步采样，将12路光纤输入接口的数据采集到FPGA芯片中。MPC8313为飞思卡尔公司生产的一款PowerPC处理器，辅以SDRAM、NORFLASH、NANDFLASH等外围电路，对采集到的数据进行处理，并通过光纤以太网接口完成报文的发送和接收。
所述的CPU包含以太网MAC控制器模块和PTP协议模块，所述的以太网收发器(PHY)通过MII接口连接CPU的以太网MAC控制器模块，所述现场可编程门阵列(FPGA)芯片通过CPU总线与CPU连接。
本实用新型的电子式互感器合并单元的时间同步装置的IEEE1588对时处理过程如下：
步骤1、当电子式互感器合并单元首次接收到对时报文时，就开始对时，经过多次报文交换之后将主从时钟误差降低到1us以内，当时钟偏差连续5次都在1us范围内时，认为电子式互感器合并单元与主时钟同步；
步骤2、同步后，主处理器MPC8313通过I/O管脚向FPGA发送秒脉冲，同时往FPGA的双口RAM中写入IEEE1588秒脉冲标志的有效性，将秒脉冲进行倍频处理发送给电子式互感器进行数字采样，此时9-2标准报文中的smpSynch标志位Ture。
步骤3、当FPGA检测到IEEE1588秒脉冲连续32s都有效时，电子式互感器合并单元进入守时阶段，并将守时标志写入双口RAM中；
步骤4、在守时状态下，即使检测到IEEE1588秒脉冲无效，由于电子式互感器合并单元能在10min内保证守时精度达到1us，所以仍认为电子式互感器合并单元与主时钟保持同步，9-2报文中smpSynch标志仍为Ture。
步骤5、如果守时超过2小时，主从时钟的时钟偏差超过1us，程序会将秒脉冲的无效标志写入双口RAM中，并将9-2报文中smpSynch标志为False，表明电子式互感器合并单元已经不再同步，且采样数据无效。
本实用新型中CPU提供网络支持，通过内部运行的上层协议及PHY芯片构成完备的TCP/IP协议栈，进行以太网通信，完成报文的发送和接收；在同步报文的接收和发送过程中，FPGA完成提取时间戳，频率补偿和时钟计数功能，并通过CPU总线与CPU交换时间戳、指令等信息，实现二者的交互操作。
Claims (6)
1.一种电子式互感器合并单元的时间同步装置，其特征在于，包括CPU、以太网收发器和现场可编程门阵列芯片，所述的CPU包含以太网MAC控制器模块和PTP协议模块，所述的以太网收发器连接CPU的以太网MAC控制器模块，所述现场可编程门阵列芯片通过CPU总线与CPU连接。
2.如权利要求1所述的电子式互感器合并单元的时间同步装置，其特征在于，所述的所述CPU型号为PowerPC处理器MPC8313或MPC8313E。
3.如权利要求1所述的电子式互感器合并单元的时间同步装置，其特征在于，所述的以太网收发器为BCM5241。
4.如权利要求1所述的电子式互感器合并单元的时间同步装置，其特征在于，所述的现场可编程门阵列芯片为EP2C8T144C8。
5.如权利要求1所述的电子式互感器合并单元的时间同步装置，其特征在于，所述的CPU选用HY5PS561621BFP-25为SDRAM作为程序的运行区域，选用S29GL064N90TFI03作为其NORFlash，用于存储程序代码，并选用K9F5608UOD作为其NANDFlash，用于数据的存储。
6.如权利要求1所述的电子式互感器合并单元的时间同步装置，其特征在于，所述的以太网收发器通过MII接口连接CPU的以太网MAC控制器模块。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201520926054.0U CN205263514U (zh) | 2015-11-19 | 2015-11-19 | 一种电子式互感器合并单元的时间同步装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201520926054.0U CN205263514U (zh) | 2015-11-19 | 2015-11-19 | 一种电子式互感器合并单元的时间同步装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN205263514U true CN205263514U (zh) | 2016-05-25 |
Family
ID=56005032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201520926054.0U Active CN205263514U (zh) | 2015-11-19 | 2015-11-19 | 一种电子式互感器合并单元的时间同步装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN205263514U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112782445A (zh) * | 2020-12-28 | 2021-05-11 | 国网北京市电力公司 | 虚拟仪器量测系统 |
-
2015
- 2015-11-19 CN CN201520926054.0U patent/CN205263514U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112782445A (zh) * | 2020-12-28 | 2021-05-11 | 国网北京市电力公司 | 虚拟仪器量测系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108650051B (zh) | 通用全硬件一步式1588的时钟同步装置及方法 | |
| CN101789627A (zh) | 高精度以太网对时装置 | |
| CN100479361C (zh) | 同步媒介访问控制器 | |
| CN102299788A (zh) | 自动发送ieee1588协议报文的控制方法及装置 | |
| CN102916759B (zh) | 一种e1数据帧精确时间标定及时标信息处理方法 | |
| CN103715766B (zh) | 一种环网分布式母线保护同步方法 | |
| CN103763085B (zh) | 一种多路数据高速采集合并方法及装置 | |
| CN102546147B (zh) | 基于sdh网络实现广域保护系统精确网络对时方法 | |
| CN109996325A (zh) | 一种无线传感器网络的时钟同步系统及方法 | |
| CN103378993A (zh) | 基于ptp的从时钟监测方法 | |
| CN102932083A (zh) | 一种微波同步对时的方法和装置 | |
| CN102315985A (zh) | 采用ieee1588协议的智能装置时间同步精度测试方法 | |
| CN102594683B (zh) | 具备同步数字体系sdh网络精确对时功能的专用网络交换方法及设备 | |
| CN106100783B (zh) | 一种智能变电站合并单元数据采集的同步方法及装置 | |
| CN101296070B (zh) | 一种多端口同步以太网设备的时钟同步方法及系统 | |
| CN201928290U (zh) | 一种gps、北斗及脉冲多基准ptp主时钟 | |
| CN205263514U (zh) | 一种电子式互感器合并单元的时间同步装置 | |
| CN103178920A (zh) | 数字化变电站测试系统中的多通道同步方法 | |
| CN102098153A (zh) | 数据采集系统自同步的实现方法及装置 | |
| CN105515709A (zh) | 基于国产FPGA和uclinux操作系统的时间同步装置 | |
| CN109714125A (zh) | 卫星舱间无线时间同步方法、系统及卫星 | |
| CN205195718U (zh) | 基于fpga的嵌入式网络同步系统 | |
| CN103905177B (zh) | 一种应用于广域保护的采样值传输系统及传输方法 | |
| CN103840934A (zh) | 一种基于时钟自动恢复的开销传递方法及装置 | |
| CN103533066A (zh) | 一种过程层装置实现光纤纵差数据收发和同步的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |