CN205263303U - 一种负电压脉冲调制电路 - Google Patents
一种负电压脉冲调制电路 Download PDFInfo
- Publication number
- CN205263303U CN205263303U CN201521139159.8U CN201521139159U CN205263303U CN 205263303 U CN205263303 U CN 205263303U CN 201521139159 U CN201521139159 U CN 201521139159U CN 205263303 U CN205263303 U CN 205263303U
- Authority
- CN
- China
- Prior art keywords
- signal
- pulse
- module
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn - After Issue
Links
Landscapes
- Radar Systems Or Details Thereof (AREA)
Abstract
本实用新型涉及一种负电压脉冲调制电路，通过正脉冲高低电平的变化控制分压器与外部负压电源的通断使分压器输出为负压脉冲信号或者输出为0，并进一步通过负压脉冲信号控制驱动模块和MOSFET产生输出可带重负载的负脉冲电压。从而实现了通过正压信号控制负压电源产生负脉冲电压，从而能够分别给有源相控阵雷达的有源发射电路和有源接收电路提供负脉冲电压，并且调制电压的幅度、脉宽、频率和脉冲通电时间可以根据实际应用进行变化，因而具有适应宽范围频率调制且输出电压高、带负载能力强的优点。
Description
技术领域
本实用新型涉及一种脉冲调制电路，特别涉及一种负电压脉冲调制电路。
背景技术
由于有源相控阵雷达技术具有比传统火控雷达更多的优势，因而成为近年来不断发展的新技术。
在有源相控阵雷达系统中，是通过负电压脉冲调制电路为其中的有源发射电路和有源接收电路提供负电压，而目前的负电压脉冲调制电路调制频率范围比较窄，一般最大只有几千赫兹，同时其输出的电压也比较低，一般只有几伏，因而已无法满足现有和未来有源相控阵雷达系统的发展。
实用新型内容
本实用新型的目的在于克服目前负电压脉冲调制电路调制频率范围比较窄，一般最大只有几千赫兹，同时其输出的电压也比较低，一般只有几伏的问题提供一种适应宽范围频率调制且输出电压高的负电压脉冲调制电路。
为了实现上述目的，本实用新型采用的技术方案为：
一种负电压脉冲调制电路，包括：依次连接的信号输入/输出接口、信号转换电路、脉冲发生模块、倒相模块、驱动模块、MOSFET模块；
所述信号输入/输出接口用于接收外部设备的输入信号，并将所述输入信号传输至与其连接的信号转换电路；同时，所述信号输入/输出接口还接收所述信号转换电路回传的信号，并将所述信号转换电路回传的信号输出至外部设备；所述信号转换电路连接在所述信号输入/输出接口和脉冲发生模块之间，所述信号转换电路用于将所述信号输入/输出接口输入的信号进行电平转换后传输至与其连接的脉冲发生模块；同时，所述信号转换电路还接收所述脉冲发生模块回传的信号，并将所述脉冲发生模块回传的信号进行电平转换后回传至所述信号输入/输出接口；所述脉冲发生模块连接在所述脉冲发生模块和倒相模块之间，所述脉冲发生模块用于根据所述信号转换电路输入的信号，生成幅度、脉冲宽度和重复频率符合外部设备的输入信号要求的正脉冲信号，并将所述正脉冲信号传输至所述倒相模块；所述倒相模块连接在所述脉冲发生模块和驱动模块之间，所述倒相模块用于接收所述脉冲发生模块输出的正脉冲信号，并根据所述正脉冲信号输出负压脉冲信号，并将所述负压脉冲信号传输至所述驱动模块；所述驱动模块连接在所述倒相模块和MOSFET模块之间，所述驱动模块用于接收所述倒相模块输出的负压脉冲信号，并将所述负压脉冲信号处理为第二脉冲信号，所述驱动模块将所述第二脉冲信号放大后传输至所述MOSFET模块，所述MOSFET模块在所述经过了信号放大后的第二脉冲信号的驱动下输出脉冲调制电压。
其中，通过正脉冲信号高低电平的变化控制分压器与外部负压电源的通断使分压器输出为负压脉冲信号或者输出为0，并进一步通过负压脉冲信号控制驱动模块和MOSFET产生输出可带重负载的负脉冲电压。从而实现了通过正压信号控制负压电源产生可带重负载的负脉冲电压。
作为本实用新型的优选方案，所述信号转换电路包括：输入电平转换器和输出电平转换器，所述输入电平转换器和输出电平转换器的两端均分别连接所述信号输入/输出接口和脉冲发生模块，所述输入电平转换器用于将所述信号输入/输出接口的输入信号进行电平转换后传输至所述脉冲发生模块，所述输出电平转换器用于接收脉冲发生模块回传的信号，并将其进行电平转换后传输至所述输入/输出接口。
作为本实用新型的优选方案，所述脉冲发生模块包括：FPGA芯片，以及分别与所述FPGA芯片连接的并行输入接口、并行输出接口和触发脉冲开关；所述并行输入接口还与所述输入电平转换器连接，所述并行输出接口还与所述输出电平转换器连接；所述FPGA芯片通过所述并行输入接口接收由所述输入电平转换器传输的信号，并根由所述输入电平转换器传输的信号生成正脉冲信号，所述正脉冲信号通过所述触发脉冲开关传输至所述倒相模块；同时，所述FPGA芯片通过所述并行输出接口将所述正脉冲信号的状态信息回传至所述输出电平转换器。
作为本实用新型的优选方案，所述倒相模块包括：依次连接的缓冲器、控制开关和分压器，所述缓冲器还与所述触发脉冲开关连接，所述缓冲器用于进接收并存储所述触发脉冲开关传输的正脉冲信号；所述控制开关用于接收所述缓冲器存储的所述正脉冲信号，所述控制开关根据所述正脉冲信号控制与其连接的分压器与外部负压电源的通断；所述分压器，在与外部负压电源连通时输出负压脉冲信号，反之输出为0。
作为本实用新型的优选方案，所述驱动模块包括：依次连接的三态输入缓冲器、第二逻辑控制器、电平转换电路和放大电路，所述第二逻辑控制器还单独连接电平锁定单元的输出端，所述电平锁定单元的输入端连接外部电源，在外部电源为负压电源时，所述电平锁定单元输出端为高电平，反之输出端为低电平；所述三态输入缓冲器还连接所述倒相模块，用于接收并判断所述倒相模块输出信号为高电平还是低电平，高电平时连通所述第二逻辑控制器并将所述负压脉冲信号传输至所述第二逻辑控制器，低电平时断开所述第二逻辑控制器；所述逻辑控制器用于接收所述三态输入缓冲器的传输的负压脉冲信号，并将所述负压脉冲信号处理为高低电平信号，所述高低电平信号与所述电平锁定单元输出信号相与后传输至所述电平转换电路进行信号幅度调整并输出第二脉冲信号，所述电平转换电路将所述第二脉冲信号传输至所述放大电路进行信号驱动能力放大，所述放大电路将经过信号驱动能力放大后的第二脉冲信号传输至连接在其后的MOSFET模块，所述MOSFET模块在所述经过信号驱动能力放大后的第二脉冲信号的驱动下输出脉冲调制电压。
综上所述，由于采用了上述技术方案，本实用新型的有益效果是：
1、通过正脉冲高低电平的变化控制分压器与外部负压电源的通断使分压器输出为负压脉冲信号或者输出为0，并进一步通过负压脉冲信号控制驱动模块和MOSFET产生输出可带重负载的负脉冲电压。从而实现了通过正压信号控制负压电源产生负脉冲电压，进而能够分别给有源相控阵雷达的有源发射电路和有源接收电路提供负脉冲电压，并且调制电压的幅度、脉宽、频率和脉冲通电时间可以根据实际应用进行变化，因而具有适应宽范围频率调制且输出电压高、带负载能力强的优点；
2、具体通过采用FPGA芯片，可以采用数字化指令控制正脉冲信号的生成，用户可以根据使用的需要，方便的通过采用FPGA芯片调整有源相控阵雷达有源发射电路和有源接收电路的负电压调制脉冲通电时间和脉冲重复频率；
3、驱动电路中的放大电路通过对负压脉冲信号进行驱动能力增强，从而能提高了驱动MOSFET模块的开关时间。
附图说明
图1为实施例中的负电压脉冲调制电路结构示意图。
图2为实施例中负电压脉冲调制电路中信号输入/输出接口、信号转换电路与脉冲发生模块的具体结构连接图。
图3为实施例中负电压脉冲调制电路中脉冲发生模块的具体结构图。
图4为实施例中负电压脉冲调制电路中倒相模块的具体结构图。
图5为实施例中负电压脉冲调制电路中驱动模块的具体结构图。
图中标记：1-信号输入/输出接口，2-信号转换电路，21-输入电平转换器，22-输出电平转换器，3-脉冲发生模块，31-FPGA芯片，311-内嵌CPU模块，312-第一逻辑控制器，313-脉冲信号发生芯片，32-并行输出接口，33-并行输入接口，34-程序存储器，35-触发脉冲开关，4-倒相模块，41-缓冲器，42-控制开关，43-负压器，5-驱动模块，51-电平锁定单元，52-三态输入缓冲器，53-第二逻辑控制器，54-电平转换电路，55-放大电路，6-MOSFET模块。
具体实施方式
下面结合附图，对本实用新型作详细的说明。
为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本实用新型，并不用于限定本实用新型。
实施例
参看图1，本实用新型的负电压脉冲调制电路，包括：依次连接的信号输入/输出接口1、信号转换电路2、脉冲发生模块3、倒相模块4、驱动模块5、MOSFET模块6；所述信号输入/输出接口1用于接收外部设备的输入信号，并将所述输入信号传输至与其连接的信号转换电路2；同时，所述信号输入/输出接口1还接收所述信号转换电路2回传的信号，并将所述信号转换电路2回传的信号输出至外部设备；
参看图2，所述信号转换电路2连接在所述信号输入/输出接口1和脉冲发生模块3之间，所述信号转换电路2用于将所述信号输入/输出接口1输入的信号进行电平转换后传输至与其连接的脉冲发生模块3；同时，所述信号转换电路2还接收所述脉冲发生模块3回传的信号，并将所述脉冲发生模块3回传的信号进行电平转换后回传至所述信号输入/输出接口1；
具体的，所述信号转换电路2包括：输入电平转换器21和输出电平转换器22，所述输入电平转换器21和输出电平转换器22的两端均分别连接所述信号输入/输出接口1和脉冲发生模块3，所述输入电平转换器21用于将所述信号输入/输出接口1的输入信号进行电平转换后传输至所述脉冲发生模块3，所述输出电平转换器22用于接收脉冲发生模块3回传的信号，并将其进行电平转换后传输至所述输入/输出接口1。
参看图3，所述脉冲发生模块3连接在所述脉冲发生模块3和倒相模块4之间，所述脉冲发生模块3用于根据所述信号转换电路2输入的信号，生成幅度、脉冲宽度和重复频率符合外部设备的输入信号要求的正脉冲信号，并将所述正脉冲信号传输至所述倒相模块4；
具体的，所述脉冲发生模块3包括：FPGA芯片31，以及分别与所述FPGA芯片31连接的并行输入接口33、并行输出接口32和触发脉冲开关35；所述并行输入接口33还与所述输入电平转换器21连接，所述并行输出接口32还与所述输出电平转换器22连接；所述FPGA芯片31通过所述并行输入接口33接收由所述输入电平转换器21传输的信号，并根由所述输入电平转换器21传输的信号生成正脉冲信号，所述正脉冲信号通过所述触发脉冲开关35传输至所述倒相模块4；同时，所述FPGA芯片31通过所述并行输出接口32将所述正脉冲信号的状态信息回传至所述输出电平转换器22。
其中，所述FPGA芯片31内部包括：内嵌CPU模块311，第一逻辑控制器312，脉冲信号发生芯片313，所述内嵌CPU模块311调用程序存储器34中的数据对输入信号指令进行解码以及通过第一逻辑控制器312控制脉冲信号发生器313产生正脉冲信号。其中，所述程序存储器34中存储有：1）输入信号指令解码和编码控制程序；2）产生1Hz～800KHz频率，占空比为1～99%的正脉冲信号的控制程序。
参看图4，所述倒相模块4连接在所述脉冲发生模块3和驱动模块5之间，所述倒相模块4用于接收所述脉冲发生模块3输出的正脉冲信号，并根据所述正脉冲信号输出负压脉冲信号，并将所述负压脉冲信号传输至所述驱动模块5；
具体的，所述倒相模块4包括：依次连接的缓冲器41、控制开关42和分压器43，所述缓冲器41还与所述触发脉冲开关35连接，所述缓冲器41用于进接收并存储所述触发脉冲开关35传输的正脉冲信号；所述控制开关42用于接收所述缓冲器41存储的所述正脉冲信号，所述控制开关42根据所述正脉冲信号控制与其连接的分压器43与外部负压电源的通断；所述分压器43，在与外部负压电源连通时输出负压脉冲信号，反之输出为0。具体的，当所述正脉冲信号为高电平时，所述控制开关42控制分压器43与外部负压电源的连通进行分压，此时负压器43输出负压脉冲信号，当所述正脉冲信号为低电平时，所述控制开关42控制分压器43与外部负压电源的断开，此时分压器输出为0。
参看图5，所述驱动模块5连接在所述倒相模块4和MOSFET模块6之间，所述驱动模块5用于接收所述倒相模块4输出的负压脉冲信号，并将所述负压脉冲信号处理为第二脉冲信号，所述驱动模块5将所述第二脉冲信号放大后传输至所述MOSFET模块6，所述MOSFET模块6在所述经过了信号放大后的第二脉冲信号的驱动下输出脉冲调制电压。
具体的，所述驱动模块5包括：依次连接的三态输入缓冲器52、第二逻辑控制器53、电平转换电路54和放大电路55，所述第二逻辑控制器53还单独连接电平锁定单元51的输出端，所述电平锁定单元51的输入端连接外部电源，在外部电源为负压电源时，所述电平锁定单元51输出端为高电平，反之输出端为低电平；所述三态输入缓冲器52还连接所述倒相模块4，用于接收并判断所述倒相模块4输出信号为高电平还是低电平，高电平时连通所述第二逻辑控制器53并将所述负压脉冲信号传输至所述第二逻辑控制器53，低电平时断开所述第二逻辑控制器53；所述第二逻辑控制器53用于接收所述三态输入缓冲器52的传输的负压脉冲信号，并将所述负压脉冲信号处理为高低电平信号，所述高低电平信号与所述电平锁定单元51输出信号相与后传输至所述电平转换电路54进行信号幅度调整并输出第二脉冲信号，所述电平转换电路54将所述第二脉冲信号传输至所述放大电路55进行信号驱动能力放大，所述放大电路55将经过信号驱动能力放大后的第二脉冲信号传输至连接在其后的MOSFET模块6，所述MOSFET模块6在所述经过信号驱动能力放大后的第二脉冲信号的驱动下输出脉冲调制电压。
综上，本实用新型所述负电压脉冲调制电路工作过程为:
脉冲发生模块3在默认状态输出为低电平，此时驱动模块5中三态输入缓冲器输入使能信号为低电平，此时驱动模块5处于不工作的状态；工作时，雷达处理机发出用户指令信号，通过信号输入/输出接口1传送到信号转换电路2经过电平转换后送给脉冲发生模块3，通过脉冲发生模块3按照通信协议的要求对输入信号进行指令解码和指令执行，并产生正确的正脉冲信号，同时通过并行输出接口32和输出电平转换器22返回输出的正脉冲信号的状态信息至雷达处理机；脉冲发生模块3产生的正脉冲信号传输给倒相模块4的缓冲器41进行信号存储，然后传输至控制开关42，控制开关42控制分压器43与外部负压电源的通断，从而实现输出为倒相的负压脉冲信号或者输出为0；当输出为负压脉冲信号时，经过驱动模块5的输入缓冲器52进行信号存储后传输给所述第二逻辑控制器53，所述第二逻辑控制器53将所述负压脉冲信号处理为高低电平信号，所述高低电平信号与所述电平锁定单元51输出信号相与后传输至所述电平转换电路54进行信号幅度调整并输出第二脉冲信号，所述电平转换电路54将所述第二脉冲信号传输至所述放大电路55进行信号驱动能力放大，所述放大电路55将经过信号驱动能力放大后的第二脉冲信号传输至连接在其后的MOSFET模块6，所述MOSFET模块6在所述经过信号驱动能力放大后的第二脉冲信号的驱动下输出脉冲调制电压。
本实用新型所述负电压脉冲调制电路能够分别给有源相控阵雷达的有源发射电路和有源接收电路提供负电压的脉冲调制电压，并且调制电压的幅度、脉宽、频率和脉冲通电时间可以根据实际应用进行变化，因而具有适应宽范围频率调制且输出电压高、带负载能力强的优点。
以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。
Claims (5)
1.一种负电压脉冲调制电路，其特征在于，包括：依次连接的信号输入/输出接口(1)、信号转换电路(2)、脉冲发生模块(3)、倒相模块(4)、驱动模块(5)、MOSFET模块(6)；
所述信号输入/输出接口(1)用于接收外部设备的输入信号，并将所述输入信号传输至与其连接的信号转换电路(2)；同时，所述信号输入/输出接口(1)还接收所述信号转换电路(2)回传的信号，并将所述信号转换电路(2)回传的信号输出至外部设备；
所述信号转换电路(2)用于将所述信号输入/输出接口(1)输入的信号进行电平转换后传输至脉冲发生模块（3）；同时，所述信号转换电路(2)还将接收自所述脉冲发生模块（3）回传的信号进行电平转换后传至所述信号输入/输出接口(1)；
所述脉冲发生模块(3)用于根据所述信号转换电路(2)输入的信号，生成幅度、脉冲宽度和重复频率符合外部设备的输入信号要求的正脉冲信号，并将所述正脉冲信号传输至所述倒相模块（4）；
所述倒相模块(4)用于接收所述脉冲发生模块(3)输出的正脉冲信号，并根据所述正脉冲信号输出负压脉冲信号，并将所述负压脉冲信号传输至所述驱动模块(5)；
所述驱动模块(5)用于接收所述倒相模块(4)输出的负压脉冲信号，并将所述负压脉冲信号处理为第二脉冲信号，所述驱动模块(5)将所述第二脉冲信号放大后传输至所述MOSFET模块(6)，所述MOSFET模块(6)在所述经过了信号放大后的第二脉冲信号的驱动下输出脉冲调制电压。
2.根据权利要求1所述的一种负电压脉冲调制电路，其特征在于，所述信号转换电路(2)包括：输入电平转换器(21)和输出电平转换器(22)，所述输入电平转换器(21)的输入端与信号输入/输出接口（1）连接，其输出端与脉冲发生模块（3）连接；所述输出电平转换器(22)的输出端与所述信号输入/输出接口（1）连接，其输入端与所述脉冲发生模块（3）连接，所述输入电平转换器(21)用于将所述信号输入/输出接口(1)的输入信号进行电平转换后传输至所述脉冲发生模块(3)，所述输出电平转换器(22)用于接收脉冲发生模块(3)回传的信号，并将其进行电平转换后传输至所述输入/输出接口(1)。
3.根据权利要求2所述的一种负电压脉冲调制电路，其特征在于，所述脉冲发生模块(3)包括：FPGA芯片(31)，以及分别与所述FPGA芯片（31）连接的并行输入接口(33)、并行输出接口(32)和触发脉冲开关(35)；所述并行输入接口(33)还与所述输入电平转换器（21）连接，所述并行输出接口（32）还与所述输出电平转换器（22）连接；所述FPGA芯片（31）通过所述并行输入接口(33)接收由所述输入电平转换器（21）传输的信号，并根由所述输入电平转换器（21）传输的信号生成正脉冲信号，所述正脉冲信号通过所述触发脉冲开关(35)传输至所述倒相模块(4)；同时，所述FPGA芯片（31）通过所述并行输出接口(32)将所述正脉冲信号的状态信息回传至所述输出电平转换器(22)。
4.根据权利要求3所述的一种负电压脉冲调制电路，其特征在于，所述倒相模块(4)包括：依次连接的缓冲器（41）、控制开关（42）和分压器（43），
所述缓冲器（41）还与所述触发脉冲开关（35）连接，所述缓冲器（41）用于进接收并存储所述触发脉冲开关（35）传输的正脉冲信号；所述控制开关（42）用于接收所述缓冲器（41）存储的所述正脉冲信号，所述控制开关（42）根据所述正脉冲信号控制与其连接的分压器（43）与外部负压电源的通断；所述分压器（43），在与外部负压电源连通时输出负压脉冲信号，反之输出为0。
5.根据权利要求4所述的一种负电压脉冲调制电路，其特征在于，所述驱动模块(5)包括：依次连接的三态输入缓冲器（52）、第二逻辑控制器（53）、电平转换电路(54)和放大电路(55)，所述第二逻辑控制器（53）还单独连接电平锁定单元(51)的输出端；
所述电平锁定单元（51）的输入端连接外部电源，在外部电源为负压电源时，所述电平锁定单元（51）输出端为高电平，反之输出端为低电平；
所述三态输入缓冲器（52）还连接所述倒相模块(4)，用于接收并判断所述倒相模块(4)输出信号为高电平还是低电平，高电平时连通所述第二逻辑控制器（53）并将所述负压脉冲信号传输至所述第二逻辑控制器（53），低电平时断开所述第二逻辑控制器（53）；
所述第二逻辑控制器（53）用于接收所述三态输入缓冲器（52）的传输的负压脉冲信号，并将所述负压脉冲信号处理为高低电平信号，所述高低电平信号与所述电平锁定单元（51）输出信号相与后传输至所述电平转换电路(54)进行信号幅度调整并输出第二脉冲信号，所述电平转换电路(54)将所述第二脉冲信号传输至所述放大电路(55)进行信号驱动能力放大，所述放大电路(55)将经过信号驱动能力放大后的第二脉冲信号传输至连接在其后的MOSFET模块(6)，所述MOSFET模块(6)在所述经过信号驱动能力放大后的第二脉冲信号的驱动下输出脉冲调制电压。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201521139159.8U CN205263303U (zh) | 2015-12-31 | 2015-12-31 | 一种负电压脉冲调制电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201521139159.8U CN205263303U (zh) | 2015-12-31 | 2015-12-31 | 一种负电压脉冲调制电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN205263303U true CN205263303U (zh) | 2016-05-25 |
Family
ID=56004825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201521139159.8U Withdrawn - After Issue CN205263303U (zh) | 2015-12-31 | 2015-12-31 | 一种负电压脉冲调制电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN205263303U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105652247A (zh) * | 2015-12-31 | 2016-06-08 | 成都雷电微力科技有限公司 | 一种负电压脉冲调制电路 |
| CN106921368A (zh) * | 2015-12-25 | 2017-07-04 | 中国科学院高能物理研究所 | 阵列输出的可调谐脉冲信号发生器 |
-
2015
- 2015-12-31 CN CN201521139159.8U patent/CN205263303U/zh not_active Withdrawn - After Issue
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106921368A (zh) * | 2015-12-25 | 2017-07-04 | 中国科学院高能物理研究所 | 阵列输出的可调谐脉冲信号发生器 |
| CN106921368B (zh) * | 2015-12-25 | 2020-03-27 | 中国科学院高能物理研究所 | 阵列输出的可调谐脉冲信号发生器 |
| CN105652247A (zh) * | 2015-12-31 | 2016-06-08 | 成都雷电微力科技有限公司 | 一种负电压脉冲调制电路 |
| CN105652247B (zh) * | 2015-12-31 | 2018-11-30 | 成都雷电微力科技有限公司 | 一种负电压脉冲调制电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9048695B2 (en) | Wireless power transmission device and method | |
| CN104101866A (zh) | 一种雷达系统中的调制脉冲系统 | |
| HRP20190052T1 (hr) | Bežično napajanje | |
| US9837866B2 (en) | Reducing power dissipation in inductive energy transfer systems | |
| JP2015154712A (ja) | 無線電力受信装置、負荷変調方法及び無線電力送信装置 | |
| CN205263303U (zh) | 一种负电压脉冲调制电路 | |
| AU2014332148A1 (en) | Reducing power dissipation in inductive energy transfer systems | |
| CN101634703A (zh) | 雷达脉冲调制器 | |
| WO2019052626A1 (en) | COMMUNICATION NODE AND METHOD OF GENERATING BEAM FORMED SIGNALS BY RETROCAST | |
| RU2019116691A (ru) | Радарный уровнемер с возможностью отсоединения накопителя энергии | |
| CN203840287U (zh) | 一种高频脉冲调制电路 | |
| CN102545999B (zh) | 一种红外通信信号的调制与接收方法 | |
| CN102098064B (zh) | 超宽带发射机系统 | |
| CN105652247A (zh) | 一种负电压脉冲调制电路 | |
| CN105703613A (zh) | 用于偏移dc/dc转换器相位以减轻毛刺的系统和方法 | |
| CN103839472A (zh) | 铁路沙盘移频信号发生器 | |
| CN201497808U (zh) | 雷达脉冲调制器 | |
| CN103176499B (zh) | 低功耗抗工艺偏差和电源噪声的动态电流模式收发系统 | |
| CN103840813B (zh) | 一种自取电的rs232与红外通信接口转换电路 | |
| CN203775182U (zh) | 一种自取电的rs232与红外通信接口转换电路 | |
| CN203689800U (zh) | 铁路沙盘移频信号发生器 | |
| KR20160041889A (ko) | 무선장치 및 그를 이용한 무선 시스템 | |
| CN216904897U (zh) | 一种单线传输电源和信号的电路 | |
| CN202084063U (zh) | 用于非接触ic卡的调制电路 | |
| CN203301204U (zh) | 反射式通讯方式的无线充电系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| AV01 | Patent right actively abandoned | ||
| AV01 | Patent right actively abandoned |
Granted publication date: 20160525 Effective date of abandoning: 20181130 |