CN205080890U - Led显示面板的驱动电路及其集成电路封装元件 - Google Patents

Abstract

本实用新型公开LED显示面板的驱动电路及其集成电路封装元件，其中所述LED显示面板的驱动电路，包含N个移位寄存器、点亮时间与残影消除控制单元与N个驱动单元。N个移位寄存器根据时钟信号将具有N比特的输入信号依序移位而储存于N个移位寄存器，且根据时钟信号与输入信号产生具有N比特的输出信号。其中，N为正整数。点亮时间与残影消除控制单元根据时钟信号、储存于N个移位寄存器的输入信号与致能信号产生N个控制信号。N个驱动单元个别根据对应的控制信号产生驱动信号。

Description

LED显示面板的驱动电路及其集成电路封装元件

技术领域

本实用新型提供一种驱动电路及其集成电路封装元件，特别是一种适用于发光二极管(LightEmittingDiode，LED)显示面板的驱动电路及其集成电路封装元件。

背景技术

发光二极管(LightEmittingDiode，LED)是一种藉由电能转换为光能的光源。近年来，随着制程技术的精进与成熟以及其体积小、效率高、寿命长等特点，发光二极管已被广泛应用于各个领域，例如：汽车前照灯、交通信号灯、显示面板等。

传统的LED点矩阵显示器中包含显示面板。习知，LED显示面板是由多颗发光二极管以矩阵方式排列组合而成。于其中，横向排列的方向一般可定义为扫描线，纵向排列的方向则可定义为信号线，且每一发光二极管的阳极连接至对应的扫描线上，而每一发光二极管的阴极亦连接至对应的信号线上。此外，LED点矩阵显示器中更包含控制器、扫描线驱动器与信号线驱动器。其中，控制器可提供第一控制信号给扫描线驱动器，以致使扫描线驱动器可根据第一控制信号将驱动电压周期性地提供至各扫描线，且控制器更提供第二控制信号给信号线驱动器，以致使信号线驱动器可根据第二控制信号提供驱动电流给各信号线，进而致使对应的发光二极管发光。

理论上，于正常的点亮过程中，唯有对应于第一控制信号与第二控制信号的发光二极管会发光。然而，由于电路金属导线布局上的寄生电容关系，而使得邻近于正常发光的发光二极管的不应发光的发光二极管也会出现微亮情形，而此种异常发光的情形可称的为残影(或鬼影)。

此外，传统的LED显示面板是使用译码电路来使得扫描线驱动器可输出与扫描行数一致的驱动信号，例如：3对8译码器(如74HC138晶片)。因此，当扫描线驱动器的扫描行数越多时，印刷电路板(PCB)上的布线空间会越趋紧密，且进而致使印刷电路板上的布线亦越趋复杂。

是以，如何消除现有技术LED显示面板的残影现象，且简化LED显示面板的驱动电路于印刷电路板上的布线复杂度实为本领域技术人员所欲欲琢磨的重要课题。

实用新型内容

有鉴于此，在本实用新型的一实施例中，提供一种LED显示面板的驱动电路包含N个移位寄存器、点亮时间与残影消除控制单元以及N个驱动单元。于此，N个移位寄存器依序串接。N个移位寄存器可用以根据时钟信号将具有N比特的输入信号依序移位而储存于N个移位寄存器中，且N个移位寄存器可根据时钟信号与输入信号产生输出信号。其中，输出信号具有N比特，且N为正整数。点亮时间与残影消除控制单元耦接于N个移位寄存器，且点亮时间与残影消除控制单元可根据时钟信号、储存于前述N个移位寄存器中的输入信号以及致能信号来产生N个控制信号。N个驱动单元耦接于点亮时间与残影消除控制单元，且各驱动单元分别根据对应的控制信号来产生驱动信号输出。

在LED显示面板的驱动电路的一实施态样中，上述各控制信号包含第一导通信号与第二导通信号，上述各驱动信号包含第一电流与第二电流，且上述各驱动单元包含第一开关与第二开关，其中第一开关具有第一端、第二端与第一控制端，第一开关的第一端耦接至高电位信号，且第一开关的第一控制端接收对应的第一导通信号；第二开关具有第三端、第四端与第二控制端，第二开关的第四端耦接至低电位信号，第二开关的第二控制端接收对应的第二导通信号，且第二开关的第三端耦接至第一开关的第二端；其中，第一开关可根据第一导通信号调整第一电流，且第二开关可根据第二导通信号调整第二电流。

在本实用新型的一实施例中，提供一种LED显示面板的驱动电路的集成电路封装元件包含封装壳体、如前述实施例的驱动电路以及16个接脚。封装壳体具有第一侧边以及相对于第一侧边的第二侧边。其中，第一侧边具有第一顶端与相对于第一顶端的第一底端，第二侧边具有第二顶端与相对于第二顶端的第二底端，且第二侧边的第二顶端相对于第一侧边的第一顶端，第二侧边的第二底端相对于第一侧边的第一底端。驱动电路位于封装壳体中，且N等于8。16个接脚中，第1个接脚至第8个接脚沿第一侧边的第一顶端朝第一底端的方向依序设置于第一侧边，而第9个接脚至第16个接脚则沿第二侧边的第二底端朝第二顶端的方向依序设置于第二侧边。其中，第1个接脚可用以接收高电位信号，第2个接脚可用以接收具有N比特的输入信号，第3个接脚可用以接收时钟信号，第4个接脚可用以接收致能信号，第5个接脚至第8个接脚可分别用以传输第5个驱动信号至第8个驱动信号，第9个接脚可用以接收低电位信号，第10个接脚可用以输出具有N比特的输出信号，第13个接脚至第16个接脚可分别用以传输第4个驱动信号至第1个驱动信号。

在本实用新型的一实施例中，提供一种LED显示面板的驱动电路的集成电路封装元件包含封装壳体、如前述实施例的驱动电路以及16个接脚。封装壳体具有第一侧边以及相对于第一侧边的第二侧边。其中，第一侧边具有第一顶端与相对于第一顶端的第一底端，第二侧边具有第二顶端与相对于第二顶端的第二底端，且第二侧边的第二顶端相对于第一侧边的第一顶端，第二侧边的第二底端相对于第一侧边的第一底端。驱动电路位于封装壳体中，且N等于10。16个接脚中，第1个接脚至第8个接脚沿第一侧边的第一顶端朝第一底端的方向依序设置于第一侧边，而第9个接脚至第16个接脚则沿第二侧边的第二底端朝第二顶端的方向依序设置于第二侧边。其中，第1个接脚可用以接收高电位信号，第2个接脚可用以接收具有N比特的输入信号，第3个接脚可用以接收时钟信号，第4个接脚可用以接收致能信号，第5个接脚至第8个接脚可分别用以传输第5个驱动信号至第8个驱动信号，第9个接脚可用以传输第10个驱动信号，第10个接脚可用以传输第9个驱动信号，第11个接脚可用以接收低电位信号，第12个接脚可用以输出具有N比特的输出信号，第13个接脚至第16个接脚可分别用以传输第4个驱动信号至第1个驱动信号。

在本实用新型的一实施例中，提供一种LED显示面板的驱动电路的集成电路封装元件包含封装壳体、如前述实施例的驱动电路以及24个接脚。封装壳体具有第一侧边以及相对于第一侧边的第二侧边。其中，第一侧边具有第一顶端与相对于第一顶端的第一底端，第二侧边具有第二顶端与相对于第二顶端的第二底端，且第二侧边的第二顶端相对于第一侧边的第一顶端，第二侧边的第二底端相对于第一侧边的第一底端。驱动电路位于封装壳体中，且N等于16。24个接脚中，第1个接脚至第12个接脚沿第一侧边的第一顶端朝第一底端的方向依序设置于第一侧边，而第13个接脚至第24个接脚则沿第二侧边的第二底端朝第二顶端的方向依序设置于第二侧边。其中，第1个接脚可用以接收高电位信号，第2个接脚可用以接收具有N比特的输入信号，第3个接脚可用以接收时钟信号，第4个接脚可用以接收致能信号，第5个接脚至第12个接脚可分别用以传输第9个驱动信号至第16个驱动信号，第13个接脚可用以接收低电位信号，第14个接脚可用以输出具有N比特的输出信号，第15个接脚用以接收高电位信号，第17个接脚至第24个接脚可分别用以传输第8个驱动信号至第1个驱动信号。

在本实用新型的一实施例中，提供一种LED显示面板的驱动电路的集成电路封装元件包含封装壳体、如前述实施例的驱动电路以及16个接脚。封装壳体具有第一侧边、第二侧边、第三侧边与第四侧边，且第一侧边相对于第三侧边，第二侧边相对于第四侧边。驱动电路位于封装壳体中，且N等于8。16个接脚中，第1个接脚至第4个接脚依序位于第一侧边，第5个接脚至第8个接脚依序位于第二侧边，第9个接脚至第12个接脚依序位于第三侧边，第13个接脚至第16个接脚依序位于第四侧边，且第5个接脚相邻于第4个接脚，第9个接脚相邻于第8个接脚，第13个接脚相邻于第12个接脚。其中，第1个接脚可用以接收高电位信号，第2个接脚可用以接收具有N比特的输入信号，第3个接脚可用以接收时钟信号，第4个接脚可用以接收致能信号，第5个接脚至第8个接脚可分别用以传输第5个驱动信号至第8个驱动信号，第9个接脚可用以接收低电位信号，第10个接脚可用以输出具有N比特的输出信号，第13个接脚至第16个接脚可分别用以传输第4个驱动信号至第1个驱动信号。

在LED显示面板的驱动电路的集成电路封装元件的一实施态样中，上述各控制信号包含第一导通信号与第二导通信号，上述各驱动信号包含第一电流与第二电流，且上述各驱动单元包含第一开关与第二开关，其中第一开关具有第一端、第二端与第一控制端，第一开关的第一端耦接至高电位信号，且第一开关的第一控制端接收对应的第一导通信号；第二开关具有第三端、第四端与第二控制端，第二开关的第四端耦接至低电位信号，第二开关的第二控制端接收对应的第二导通信号，且第二开关的第三端耦接至第一开关的第二端；其中，第一开关可根据第一导通信号调整第一电流，且第二开关可根据第二导通信号调整第二电流。

在LED显示面板的驱动电路集成电路封装元件的一实施态样中，其中当致能信号的电位为高准位信号时，第一导通信号不导通第一开关，第二导通信号导通第二开关，且第二电流大于第一电流。

综上所述，根据本实用新型一实施例的LED显示面板的驱动电路及其集成电路封装元件，藉由根据致能信号的准位切换工作模式，以于切换至关断模式期间内控制对应的驱动单元进行放电动作来消除LED显示面板的残影问题，且通过移位寄存器的运用而可省除现有技术所需的译码器，并使得多个驱动电路间可以串联形式来传递输入信号，进而可简化多个驱动电路间的布局走线设计。此外，根据本实用新型一实施例的LED显示面板的驱动电路的集成电路封装元件，采用本实用新型所述的特定接脚位置设计更可大幅简化其后续于印刷电路板上布线的复杂度。

以下在实施方式中详细叙述本实用新型的详细特征以及优点，其内容足以使任何本领域技术人员了解本实用新型的技术内容并据以实施，且根据本说明书所揭露的内容、权利要求书及图式，任何本领域技术人员可轻易地理解本实用新型相关的目的及优点。

附图说明

图1为本实用新型一实施例的LED显示面板的驱动电路的方块概要示意图。

图2为图1中驱动单元的一实施例的概要示意图。

图3为本实用新型第一实施例的驱动电路的集成电路封装元件的概要示意图。

图4为本实用新型第二实施例的驱动电路的集成电路封装元件的概要示意图。

图5为本实用新型第三实施例的驱动电路的集成电路封装元件的概要示意图。

图6为本实用新型第四实施例的驱动电路的集成电路封装元件的概要示意图。

图7为第一实施例的驱动电路的集成电路封装元件应用于32扫描线时的一实施例的概要示意图。

【符号说明】

100驱动电路

110a-110n移位寄存器

120点亮时间与残影消除控制单元

130a-130n驱动单元

200LED显示面板

300集成电路封装元件

310封装壳体

311第一侧边

311a第一顶端

311b第一底端

312第二侧边

312a第二顶端

312b第二底端

400集成电路封装元件

410封装壳体

411第一侧边

412第二侧边

413第三侧边

414第四侧边

500集成电路封装元件

510封装壳体

600集成电路封装元件

610封装壳体

611第一侧边

611a第一顶端

611b第一底端

612第二侧边

612a第二顶端

612b第二底端

BK致能信号

D1-Dn移位数据

DIN输入信号

DOUT输出信号

GND低电位信号

I1第一电流

I2第二电流

L1-Ln驱动线

LCK时钟信号

N1节点

OUT1-OUTn驱动信号

P1-P24接脚

V1-Vn控制信号

V11第一导通信号

V12第二导通信号

VDD高电位信号

W1第一开关

W2第二开关

具体实施方式

图1为本实用新型一实施例的LED显示面板的驱动电路的方块概要示意图。请参阅图1，本实用新型一实施例的驱动电路100包含N个移位寄存器110a-110n、点亮时间与残影消除控制单元120以及N个驱动单元130a-130n。其中，N为正整数。于此，驱动电路100可用以驱动LED显示面板200。

N个移位寄存器110a-110n可用以根据时钟信号LCK将具有N比特的输入信号DIN[0:N-1]依序移位而储存于N个移位寄存器110a-110n中，并根据时钟信号LCK与输入信号DIN[0:N-1]产生具有N比特的输出信号DOUT[0:N-1]。

于此，各个移位寄存器分别具有输入端、输出端与时钟端。其中，各个移位寄存器的时钟端耦接至前级电路(图未示)，并接收来自前级电路的时钟信号LCK。第一个移位寄存器110a的输入端耦接至前级电路(图未示)，并接收来自前级电路的输入信号DIN[0:N-1]，且各个移位寄存器的输入端耦接至前一级移位寄存器的输出端而依序串接，以接收来自前一级移位寄存器所输出的移位数据。换言之，第二个移位寄存器110b的输入端耦接至第一个移位寄存器110a的输出端，以接收来自第一个移位寄存器110a的移位数据D1，第三个移位寄存器110c的输入端耦接至第二个移位寄存器110b的输出端，以接收来自第二个移位寄存器110b的移位数据D2，以此依序类推至第N个移位寄存器110n。于此，各个移位寄存器所输出的移位数据即为当时经由依序移位而储存于其内的输入信号DIN。因此，第N个移位寄存器110n可根据时钟信号LCK与依序储存于其内的输入信号DIN来依序输出移位数据Dn。而此依序输出的移位数据Dn即为所述的输出信号DOUT[0:N-1]。

点亮时间与残影消除控制单元120耦接至各个移位寄存器110a-110n，并接收来自各个移位寄存器110a-110n的移位数据D1-Dn。此外，点亮时间与残影消除控制单元120的时钟端耦接至前级电路(图未示)，以接收来自前级电路的时钟信号LCK，且点亮时间与残影消除控制单元120的控制端耦接至前级电路(图未示)，以接收来自前级电路的致能信号BK。在本实施例中，点亮时间与残影消除控制单元120可根据时钟信号LCK、移位数据D1-Dn(即，经由移位而储存于各个移位寄存器中的输入信号)与致能信号BK来产生N个控制信号V1-Vn输出，以控制N个驱动单元130a-130n的作动。

N个驱动单元130a-130n耦接至点亮时间与残影消除控制单元120，且各个驱动单元分别可根据对应的控制信号产生驱动信号，以驱动后级的LED显示面板200。在本实施例中，第一个驱动单元130a根据对应的第一个控制信号V1来产生第一个驱动信号OUT1；第二驱动单元130b根据对应的第二个控制信号V2来产生第二个驱动信号OUT2，以此依序类推至第N个驱动单元130n，第N个驱动单元130n根据对应的第N个控制信号Vn来产生第N个驱动信号OUTn。

于此，驱动电路100的N个驱动单元130a-130n所产生的N个驱动信号OUT1-OUTn分别输出至LED显示面板200中对应的驱动线L1-Ln来驱使LED显示面板中对应的发光二极管发光。

在本实施例中，驱动电路100的点亮时间与残影消除控制单元120可具有二操作模式，分别为正常模式以及关断模式。其中，于正常模式下，驱动电路100可依据输入信号DIN、时钟信号LCK来正常驱动LED显示面板200中对应的发光二极管，而于关断模式下，驱动电路100则可依据输入信号DIN、时钟信号LCK使得LED显示面板200中对应的发光二极管可通过驱动电路100进行放电，以消除LED显示面板200的残影问题。

于此，点亮时间与残影消除控制单元120根据致能信号BK的变化来转换其操作模式。其中，当致能信号BK的电位为低准位信号时，点亮时间与残影消除控制单元120可对应转换至正常模式；而当致能信号BK的电位为高准位信号时，点亮时间与残影消除控制单元120则可对应转换至关断模式。

在点亮时间与残影消除控制单元120的正常模式中，点亮时间与残影消除控制单元120可根据来自N个移位寄存器110a-110n的各个移位数据的逻辑值产生对应的控制信号来控制驱动单元130a-130n的作动。其中，当点亮时间与残影消除控制单元120所接收到的移位数据的逻辑值为“1”时，其对应产生的控制信号的逻辑值亦是为“1”；反之，当点亮时间与残影消除控制单元120所接收到的移位数据的逻辑值为“0”时，其对应产生的控制信号的逻辑值亦是为“0”。

举例而言，当第一个移位寄存器110a所输出的第一个移位数据D1的逻辑值为“1”时，点亮时间与残影消除控制单元120可根据第一个移位数据D1的逻辑值产生逻辑值为“1”的第一个控制信号V1；同样地，当第二个移位寄存器110b所输出的第二个移位数据D2的逻辑值为“1”时，点亮时间与残影消除控制单元120可根据第二个移位数据D2的逻辑值产生逻辑值为“1”的第二个控制信号V2；依此类推，第N个移位寄存器110n所输出的第N个移位数据Dn的逻辑值为“1”时，点亮时间与残影消除控制单元120可根据第N个移位数据Dn的逻辑值产生逻辑值为“1”的第N个控制信号Vn。反的，当第一个移位寄存器110a所输出的第一个移位数据D1的逻辑值为“0”时，点亮时间与残影消除控制单元120可根据第一个移位数据D1的逻辑值产生逻辑值为“0”的第一控个控制信号V1；同样地，当第二个移位寄存器110b所输出的第二个移位数据D2的逻辑值为“0”时，点亮时间与残影消除控制单元120可根据第二个移位数据D2的逻辑值产生逻辑值为“0”的第二个控制信号V2；依此类推，第N个移位寄存器110n所输出的第N个移位数据Dn的逻辑值为“0”时，点亮时间与残影消除控制单元120可根据第N个移位数据Dn的逻辑值产生逻辑值为“0”的第N个控制信号Vn。

此外，当点亮时间与残影消除控制单元120处于正常模式时，驱动单元130a-130n更可根据来自点亮时间与残影消除控制单元120的控制信号V1-Vn产生驱动信号OUT1-OUTn，并经由对应的驱动线L1-Ln输出至LED显示面板200，以点亮LED显示面板200中对应的发光二极管。在本实施例中，当驱动单元所接收到的控制信号的逻辑值为“0”时，驱动单元则对应输出逻辑值为“0”的驱动信号，以使LED显示面板200中对应的发光二极管不发光；反之，当驱动单元所接收到的控制信号的逻辑值为“1”时，驱动单元则对应输出逻辑值为“1”的驱动信号，以使LED显示面板200中对应的发光二极管发光。

图2为图1中驱动单元的一实施例的概要示意图。请参阅图2，以下是以第一个驱动单元130a、其对应的第一个控制信号V1与其输出的第一驱动信号OUT1为例来进行说明，其余驱动单元130b-130n、其对应的控制信号V2-Vn与其输出的驱动信号OUT2-OUTn皆可依此类推。

在本实施例中，第一个驱动单元130a分别包含至少二开关(以下分别称之为第一开关W1与第二开关W2)，且点亮时间与残影消除控制单元120所产生的第一个控制信号V1包含第一导通信号V11与第二导通信号V12，以通过此二导通信号V11、V12来分别控制第一个驱动单元130a中的二开关W1、W2的作动，并使得第一个驱动单元130a可产生所需的第一个驱动信号OUT1输出。其中，第一个驱动信号OUT1分别包含一第一电流I1与一第二电流I2。

于此，第一开关W1具有第一端、第二端与第一控制端。其中，第一开关W1的第一端耦接至高电位信号VDD，第一开关W1的第二端耦接至节点N1，且第一开关W1的第一控制端耦接至点亮时间与残影消除控制单元120，并接收来自点亮时间与残影消除控制单元120的第一导通信号V11。第二开关W2具有第三端、第四端与第二控制端。其中，第二开关W2的第三端耦接至第一开关W1的第二端，第二开关W2的第四端耦接至低电位信号GND，且第二开关W2的第二控制端耦接至点亮时间与残影消除控制单元120，以接收来自点亮时间与残影消除控制单元120的第二导通信号V12。

因此，第一个驱动单元130a的第一开关W1可根据第一导通信号V11调整流经其导通路径的第一电流I1的大小，且第一个驱动单元130a的第二开关W2亦可根据第二导通信号V12调整流经其导通路径的第二电流I2的大小，进而可于节点N1产生所需的第一个驱动信号OUT1。

在一实施例中，第一开关W1可以P型金氧半电晶体(PMOS)来实现，且第二开关W2可以N型金氧半电晶体(NMOS)来实现。因此，当点亮时间与残影消除控制单元120所输出的第一个控制信号V1的逻辑值为“0”而欲控制第一个驱动单元130a产生逻辑值为“0”的第一个驱动信号OUT1时，第一导通信号V11不导通第一开关W1，以使第一电流I1大致上趋近于零，且第二导通信号V12可导通第二开关W2，以使第二电流I2可沿节点N1至低电位信号GND之间的路径流放至地，进而使得第一个驱动信号OUT1的逻辑值可为“0”，并使LED显示面板200中对应的发光二极管不发光。其中，此时第二电流I2大于第一电流I1。

反之，当点亮时间与残影消除控制单元120所输出的第一个控制信号V1的逻辑值为“1”而欲控制第一个驱动单元130a产生逻辑值为“1”的第一个驱动信号OUT1时，第一导通信号V11可导通第一开关W1，以使第一电流I1可沿高电位信号VDD至节点N1之间的路径输出，且第二导通信号V12不导通第二开关W2，以使第二电流I2大致上趋近于零，进而使得第一个驱动信号OUT1的逻辑值可为“1”，并使LED显示面板200中对应的发光二极管发光。其中，此时第一电流I1大于第二电流I2。

而在点亮时间与残影消除控制单元120的关断模式中，点亮时间与残影消除控制单元120亦可根据来自N个移位寄存器110a-110n的各个移位数据的逻辑值产生对应的控制信号来控制驱动单元130a-130n的作动。惟此时当点亮时间与残影消除控制单元120所接收到的移位数据的逻辑值无论为“1”或为“0”，其对应产生的控制信号的逻辑值皆为“0”。

因此，接续上开例示，当点亮时间与残影消除控制单元120处于关断模式时，点亮时间与残影消除控制单元120所输出的第一个控制信号V1的逻辑值为“0”，且第一导通信号V11不导通第一开关W1，以使第一电流I1大致上趋近于零，且第二导通信号V12可导通第二开关W2，以使第二电流I2可沿节点N1至低电位信号GND之间的路径流放至地，进而使得第一个驱动信号OUT1的逻辑值可为“0”。因此，此时驱动电路100可使得LED显示面板200中对应的驱动线L1上因寄生电容所残余的电荷通过其第一驱动单元130a所提供的放电路径进行放电，以消除残影问题，且亦可有效避免LED显示面板200的发光二极管遭受因残余的电荷所形成的反向电压而被击穿。

图3为本实用新型第一实施例的驱动电路的集成电路封装元件的概要示意图。请参阅图1与图3，本实用新型一实施例的驱动电路的集成封装元件300包含封装壳体310、驱动电路100以及多数个接脚。其中，驱动电路100位于封装壳体310中，且其N值等于8。由于驱动电路100的架构大致上概如前述，故于此不再赘述其内部架构。

在本实施例中，驱动电路的集成封装元件300可采用SOP16的封装制程来实现，故以下以16个接脚P1-P16来进行说明各脚位的于本实施例的作用功能。于此，驱动电路的集成封装元件300可采用SOP16-150mil，接脚间距为1.27mm的封装制程实现。

封装壳体310的外观概呈长方形，具有二长边与二短边。于此，封装壳体310的二长边以下可分别称之为第一侧边311与第二侧边312，且第一侧边311平行于第二侧边312。其中，第一侧边311具有第一顶端311a以及相对的第一底端311b，第二侧边312具有第二顶端312a以及相对的第二底端312b，且第一侧边311是以其第一顶端311a相对于第二侧边312的第二顶端312a，并以其第一底端311b相对于第二侧边312的第二底端312b设置。

其中，第一个接脚P1至第八个接脚P8沿第一侧边311的第一顶端311a朝其第一底端311b的方向依序设置于第一侧边311，且第九个接脚P9至第十六个接脚P16沿第二侧边312的第二底端312b朝其第二顶端312a的方向依序设置于第二侧边312。因此，在本实施例中，16个接脚P1-P16的顺序以逆时针方向排序，然而本实用新型并非仅限于此，16个接脚P1-P16的顺序亦可以顺时钟方向排序。

在本实施例的16个接脚P1-P16中，第一个接脚P1可用以接收高电位信号VDD；第二个接脚P2可用以接收具有8比特的输入信号DIN[0:7]；第三个接脚P3可用以接收时钟信号LCK；第四个接脚P4可用以接收致能信号BK；第五个接脚P5至第八个接脚P8可分别用以传输驱动电路100所产生的第五个驱动信号OUT5至第八个驱动信号OUT8；第九个接脚P9可用以接收低电位信号GND；第十个接脚P10可用以输出经由驱动电路100的内部依序移位后所产生的具有8比特的输出信号DOUT[0:7]；第十三个接脚P13至第十六个接脚P16可分别用以传输第四个驱动信号OUT4至第一个驱动信号OUT1。其中，第十一个接脚P11与第十二个接脚P12于此作为空接脚，但本实用新型并非仅限于此，此二接脚P11、P12亦可用以接收高电位信号VDD或低电位信号GND，此端视需求而定。

如图3所示，可发现当依据上述脚位顺序设置时，于同一横列上(例如，位于同一横列的第一个接脚P1与第十六个接脚P16、位于同一横列的第二个接脚P2与第十五个接脚P15…等)的二接脚中仅会有一个接脚是用作于传输驱动信号，而可利于简化后续印刷电路板上的布线。

然而，本实用新型并非仅以此为限，于上述的脚位顺序中，其中，非用以传输驱动信号OUT1-OUT8的接脚(即，第一个接脚P1至第四个接脚P4、第九个接脚P11至第十二个接脚P12)，其脚位的作用是可相互替换的。例如：第三个接脚P3可与第四个接脚P4互换，而使得第三个接脚P3用以接收致能信号BK，而第四个接脚P4则用以接收时钟信号LCK。此外，用以传输驱动信号OUT1-OUT8的接脚P5-P8、P13-P16，其亦可改以第五个接脚P5至第八个接脚P8来分别传输驱动电路100所产生的第四个驱动信号OUT4至第一个驱动信号OUT1，且以第十三个接脚P13至第十六个接脚P16来分别传输驱动电路100所产生的第八个驱动信号OUT8至第五个驱动信号OUT5。

图4为本实用新型第二实施例的驱动电路的集成电路封装元件的概要示意图。请参阅图1与图4，本实用新型一实施例的驱动电路的集成封装元件400包含封装壳体410、驱动电路100以及多数个接脚。其中，驱动电路100位于封装壳体410中，且其N值等于8。由于驱动电路100的架构大致上概如前述，故于此不再赘述其内部架构。

在本实施例中，驱动电路的集成封装元件400可采用QFN16的封装制程来实现，而使得封装壳体410的外观概呈正方形。例如，驱动电路的集成封装元件400可采用QFN16，大小为4mm*4mm的封装制程实现。于此，共有16个接脚P1-P16。

封装壳体410具有第一侧边411、第二侧边412、第三侧边413以及第四侧边414。其中，第一侧边411相对于第三侧边413且平行于第三侧边413，而第二侧边412相对于第四侧边414且平行于第四侧边414。

在本实施例中，第一个接脚P1至第四个接脚P4依序设置于封装壳体410的第一侧边411，第五个接脚P5至第八个接脚P8依序设置于封装壳体410的第二侧边412，第九个接脚P9至第十二个接脚P12依序设置于封装壳体410的第三侧边413，且第十三个接脚P13至第十六个接脚P16依序设置于封装壳体410的第四侧边414。其中，第五个接脚P5相邻于第四个接脚P4，第九个接脚P9相邻于第八个接脚P8，第十三个接脚P13相邻于第十二个接脚P12，且第十六个接脚P16相邻于第一个接脚P1。因此，在本实施例中，16个接脚P1-P16的顺序以逆时针方向排序，然而本实用新型并非仅限于此，16个接脚P1-P16的顺序亦可以顺时钟方向排序。

于此，由于16个接脚P1-P16于本实施例的作用功能大致上如同第一实施例所述，故于此不再赘述。

图5为本实用新型第一实施例的驱动电路的集成电路封装元件的概要示意图。请参阅图1与图5，本实用新型一实施例的驱动电路的集成封装元件500包含封装壳体510、驱动电路100以及多数个接脚。其中，驱动电路100位于封装壳体510中，且其N值等于10。由于驱动电路100的架构大致上概如前述，故于此不再赘述其内部架构。

此外，由于本实施例的驱动电路的集成封装元件500可如同上述的第一实施例而采用SOP16的封装制程来实现，且16个接脚P1-P16于封装壳体510的设置位置亦如同上述的第一实施例，故此部分亦不再详述。以下，从16个接脚P1-P16于本实施例的作用功能开始介绍。

在本实施例的16个接脚P1-P16中，第一个接脚P1可用以接收高电位信号VDD；第二个接脚P2可用以接收具有10比特的输入信号DIN[0:9]；第三个接脚P3可用以接收时钟信号LCK；第四个接脚P4可用以接收致能信号BK；第五个接脚P5至第八个接脚P8可分别用以传输驱动电路100所产生的第五个驱动信号OUT5至第八个驱动信号OUT8；第九个接脚P9可用以传输驱动电路100所产生的第十个驱动信号OUT10；第十个接脚P10可用以传输驱动电路100所产生的第九个驱动信号OUT9；第十一个接脚P11可用以接收低电位信号GND；第十二个接脚P12可用以输出经由驱动电路100的内部依序移位后所产生的具有10比特的输出信号DOUT[0:9]；第十三个接脚P13至第十六个接脚P16可分别用以传输第四个驱动信号OUT4至第一个驱动信号OUT1。

相较于第一实施例，本实施例虽会有至少二横列的接脚皆用以传输驱动信号，但相较于现有技术亦可简化不少后续于印刷电路板上的布线复杂度。

图6为本实用新型第一实施例的驱动电路的集成电路封装元件的概要示意图。请参阅图1与图6，本实用新型一实施例的驱动电路的集成封装元件600包含封装壳体610、驱动电路100以及多数个接脚。其中，驱动电路100位于封装壳体610中，且其N值等于16。由于驱动电路100的架构大致上概如前述，故于此不再赘述其内部架构。

在本实施例中，驱动电路的集成封装元件600可采用SSOP24的封装制程来实现，故以下以24个接脚P1-P24来进行说明各脚位的于本实施例的作用功能。

封装壳体610的外观概呈长方形，具有二长边与二短边。于此，封装壳体610的二长边以下可分别称的为第一侧边611与第二侧边612，且第一侧边611平行于第二侧边612。其中，第一侧边611具有第一顶端611a以及相对的第一底端611b，第二侧边612具有第二顶端612a以及相对的第二底端612b，且第一侧边611是以其第一顶端611a相对于第二侧边612的第二顶端612a，并以其第一底端611b相对于第二侧边612的第二底端612b设置。

其中，第一个接脚P1至第十二个接脚P12沿第一侧边611的第一顶端611a朝其第一底端611b的方向依序设置于第一侧边611，且第十三个接脚P13至第二十四个接脚P24沿第二侧边612的第二底端612b朝其第二顶端612a的方向依序设置于第二侧边612。因此，在本实施例中，24个接脚P1-P24的顺序以逆时针方向排序，然而本实用新型并非仅限于此，24个接脚P1-P24的顺序亦可以顺时钟方向排序。

在本实施例的24个接脚P1-P24中，第一个接脚P1可用以接收高电位信号VDD；第二个接脚P2可用以接收具有8比特的输入信号DIN[0:15]；第三个接脚P3可用以接收时钟信号LCK；第四个接脚P4可用以接收致能信号BK；第五个接脚P5至第十二个接脚P12可分别用以传输驱动电路100所产生的第九个驱动信号OUT9至第十六个驱动信号OUT16；第十三个接脚P13可用以接收低电位信号GND；第十四个接脚P14可用以输出经由驱动电路100的内部依序移位后所产生的具有16比特的输出信号DOUT[0:15]；第十五个接脚P15可用以接收高电位信号VDD；第十七个接脚P17至第二十四个接脚P24可分别用以传输第八个驱动信号OUT8至第一个驱动信号OUT1。其中，第十六个接脚P16于此作为空接脚，但本实用新型并非仅限于此，第十六个接脚P16亦可用以接收高电位信号VDD或低电位信号GND，此端视需求而定。

此外，于上述的脚位顺序中，非用以传输驱动信号OUT1-OUT16的接脚，其脚位的作用是可相互替换的。而用以传输驱动信号OUT1-OUT16的接脚P5-P12、P17-P24，其亦可改以第五个接脚P5至第十二个接脚P12来分别传输驱动电路100所产生的第八个驱动信号OUT8至第一个驱动信号OUT1，且以第十七个接脚P17至第二十四个接脚P24来分别传输驱动电路100所产生的第九个驱动信号OUT9至第十六个驱动信号OUT16。

相较于第一实施例，本实施例虽会有至少四横列的接脚皆用以传输驱动信号，但相较于现有技术亦可简化不少后续于印刷电路板上的布线复杂度。

图7为第一实施例的驱动电路的集成电路封装元件应用于32扫描线时的一实施例的概要示意图。请参阅图7，在本实施例中，由于每一驱动电路的集成电路封装元件300最多可输出8个驱动信号OUT1-OUT8，故至少共需四个驱动电路的集成电路封装元件300以用于驱动具有32扫描线L1-L32的LED显示面板(图未示)。

如图7所示，每一级的驱动电路的集成电路封装元件的第二个接脚P2可耦接至前一级的驱动电路的集成电路封装元件的第十个接脚P10，以将经由前一级的驱动电路的集成电路封装元件移位后所输出的输出信号作为其输入信号。因此，在本实施例中，各驱动电路的集成电路封装元件300以串联形式相接来传递输入信号DIN，以使各驱动电路的集成电路封装元件300可据此依序产生对应的驱动信号输出。

于此，应理解的是，本实用新型所述的任一实施例的驱动电路的集成电路封装元件皆可以串接方式相连，以藉此依序产生对应的驱动信号输出。

综上所述，根据本实用新型一实施例的LED显示面板的驱动电路及其集成电路封装元件，藉由根据致能信号的准位切换工作模式，以于切换至关断模式期间内控制对应的驱动单元进行放电动作来消除LED显示面板的残影问题，且通过移位寄存器的运用而可省除现有技术所需的译码器，并使得多个驱动电路间可以串联形式来传递输入信号，进而可简化多个驱动电路间的布局走线设计。此外，根据本实用新型一实施例的LED显示面板的驱动电路的集成电路封装元件，采用本实用新型所述的特定接脚位置设计更可大幅简化其后续于印刷电路板上布线的复杂度。

虽然本实用新型的技术内容已经以较佳实施例揭露如上，然其并非用以限定本实用新型，任何本领域技术人员，在不脱离本实用新型的精神所作些许的更动与润饰，皆应涵盖于本实用新型的范畴内，因此本实用新型的保护范围当视后附的权利要求书所界定者为准。

Claims (9)

1.一种LED显示面板的驱动电路，包含：

N个移位寄存器，该N个移位寄存器依序串接，该N个移位寄存器根据一时钟信号将具有N比特的一输入信号依序移位而储存于该N个移位寄存器，且该N个移位寄存器根据该时钟信号与该输入信号产生具有N比特的一输出信号，其中N为正整数；

一点亮时间与残影消除控制单元点亮时间与残影消除控制单元，耦接于该N个移位寄存器，该点亮时间与残影消除控制单元根据该时钟信号、储存于该N个移位寄存器的该输入信号与一致能信号产生N个控制信号；及

N个驱动单元，耦接于该点亮时间与残影消除控制单元，各该驱动单元分别根据对应的该控制信号产生一驱动信号。

2.如权利要求1所述的LED显示面板的驱动电路，其中各该控制信号包含一第一导通信号与一第二导通信号，各该驱动信号包含一第一电流与一第二电流，各该驱动单元包含：

一第一开关，具有一第一端、第二端与一第一控制端，该第一端耦接一高电位信号，该第一控制端接收对应的该第一导通信号；及

一第二开关，具有一第三端、第四端与一第二控制端，该第四端耦接一低电位信号，该第二控制端接收对应的该第二导通信号，该第三端耦接至该第二端；

其中该第一开关根据该第一导通信号调整该第一电流，且该第二开关根据该第二导通信号调整该第二电流。

3.如权利要求2所述的LED显示面板的驱动电路，其中当该致能信号的电位为一高准位信号时，该第一导通信号不导通该第一开关，该第二导通信号导通该第二开关，且该第二电流大于该第一电流。

4.一种LED显示面板的驱动电路的集成电路封装元件，包含：

一封装壳体，具有一第一侧边与相对于该第一侧边的一第二侧边，该第一侧边具有一第一顶端与一第一底端，该第二侧边具有一第二顶端与一第二底端，且该第二顶端相对于该第一顶端，该第二底端相对于该第一底端；

如权利要求1所述的驱动电路，位于该封装壳体中，其中N等于8；及

16个接脚，其中第1个接脚至第8个接脚沿该第一顶端朝第一底端的方向依序设置于该第一侧边，第9个接脚至第16个接脚沿该第二底端朝该第二顶端的方向依序设置于该第二侧边；

其中，第1个接脚用以接收一高电位信号，第2个接脚用以接收具有N比特的该输入信号，第3个接脚用以接收该时钟信号，第4个接脚用以接收该致能信号，第5个接脚至第8个接脚分别用以传输第5个驱动信号至第8个驱动信号，第9个接脚用以接收一低电位信号，第10个接脚用以输出具有N比特的该输出信号，第13个接脚至第16个接脚分别用以传输第4个驱动信号至第1个驱动信号。

5.一种LED显示面板的驱动电路的集成电路封装元件，包含：

一封装壳体，具有一第一侧边与相对于该第一侧边的一第二侧边，该第一侧边具有一第一顶端与一第一底端，该第二侧边具有一第二顶端与一第二底端，且该第二顶端相对于该第一顶端，该第二底端相对于该第一底端；

如权利要求1所述的驱动电路，位于该封装壳体中，其中N等于10；及

16个接脚，其中第1个接脚至第8个接脚沿该第一顶端朝第一底端的方向依序设置于该第一侧边，第9个接脚至第16个接脚沿该第二底端朝该第二顶端的方向依序设置于该第二侧边；

其中，第1个接脚用以接收一高电位信号，第2个接脚用以接收具有N比特的该输入信号，第3个接脚用以接收该时钟信号，第4个接脚用以接收该致能信号，第5个接脚至第8个接脚分别用以传输第5个驱动信号至第8个驱动信号，第9个接脚用以传输第10个驱动信号，第10个接脚用以传输第9个驱动信号，第11个接脚用以接收一低电位信号，第12个接脚用以输出具有N比特的该输出信号，第13个接脚至第16个接脚分别用以传输第4个驱动信号至第1个驱动信号。

6.一种LED显示面板的驱动电路的集成电路封装元件，包含：

一封装壳体，具有一第一侧边与相对于该第一侧边的一第二侧边，该第一侧边具有一第一顶端与一第一底端，该第二侧边具有一第二顶端与一第二底端，且该第二顶端相对于该第一顶端，该第二底端相对于该第一底端；

如权利要求1所述的驱动电路，位于该封装壳体中，其中N等于16；及

24个接脚，其中第1个接脚至第12个接脚沿该第一顶端朝第一底端的方向依序设置于该第一侧边，第13个接脚至第24个接脚沿该第二底端朝该第二顶端的方向依序设置于该第二侧边；

其中，第1个接脚用以接收一高电位信号，第2个接脚用以接收具有N比特的该输入信号，第3个接脚用以接收该时钟信号，第4个接脚用以接收该致能信号，第5个接脚至第12个接脚分别用以传输第9个驱动信号至第16个驱动信号，第13个接脚用以接收一低电位信号，第14个接脚用以输出具有N比特的该输出信号，第15个接脚用以接收该高电位信号，第17个接脚至第24个接脚分别用以传输第8个驱动信号至第1个驱动信号。

7.一种LED显示面板的驱动电路的集成电路封装元件，包含：

一封装壳体，具有一第一侧边、一第二侧边、一第三侧边与一第四侧边，该第一侧边相对于该第三侧边且该第二侧边相对于该第四侧边；

如权利要求1所述的驱动电路，位于该封装壳体中，其中N等于8；及

16个接脚，其中第1个接脚至第4个接脚依序位于该第一侧边，第5个接脚至第8个接脚依序位于该第二侧边，第9个接脚至第12个接脚依序位于该第三侧边，第13个接脚至第16个接脚依序位于该第四侧边，其中该第5个接脚相邻于该第4个接脚，该第9个接脚相邻于该第8个接脚，该第13个接脚相邻于该第12个接脚；

其中，第1个接脚用以接收一高电位信号，第2个接脚用以接收具有N比特的该输入信号，第3个接脚用以接收该时钟信号，第4个接脚用以接收该致能信号，第5个接脚至第8个接脚分别用以传输第5个驱动信号至第8个驱动信号，第9个接脚用以接收一低电位信号，第10个接脚用以输出具有N比特的该输出信号，第13个接脚至第16个接脚分别用以传输第4个驱动信号至第1个驱动信号。

8.如权利要求4至7任一项所述的LED显示面板的驱动电路的集成电路封装元件，其中各该控制信号包含一第一导通信号与一第二导通信号，各该驱动信号包含一第一电流与一第二电流，各该驱动单元包含：

一第一开关，具有一第一端、第二端与一第一控制端，该第一端耦接该高电位信号，该第一控制端接收对应的该第一导通信号；及

一第二开关，具有一第三端、第四端与一第二控制端，该第四端耦接该低电位信号，该第二控制端接收对应的该第二导通信号，该第三端耦接至该第二端；

其中该第一开关根据该第一导通信号调整该第一电流，且该第二开关根据该第二导通信号调整该第二电流。

9.如权利要求8所述的LED显示面板的驱动电路的集成电路封装元件，其中当该致能信号的电位为一高准位信号时，该第一导通信号不导通该第一开关，该第二导通信号导通该第二开关，且该第二电流大于该第一电流。