CN204886677U - 一种适用于列车高压igbt驱动装置 - Google Patents

Abstract

本实用新型涉及IGBT驱动电路，具体是一种适用于列车高压IGBT驱动装置。本实用新型解决了现有IGBT驱动电路信号传输抗干扰性差、兼容性差的问题。一种适用于列车高压IGBT驱动装置，包括互锁电路、上管驱动电路、下管驱动电路；所述互锁电路包括第一光纤接收器、第二光纤接收器、第一施密特触发反相器、第二施密特触发反相器、第三施密特触发反相器、第四施密特触发反相器、第五施密特触发反相器、第六施密特触发反相器、与非门；所述上管驱动电路包括第一驱动芯片、第一光纤发射器、第一与门、第二与门；所述下管驱动电路包括第二驱动芯片、第二光纤发射器、第三与门、第四与门。本实用新型适用于列车高压IGBT的驱动。

Description

一种适用于列车高压IGBT驱动装置

技术领域

本实用新型涉及IGBT驱动电路，具体是一种适用于列车高压IGBT驱动装置。

背景技术

随着列车交流传动技术的发展，列车功率模块广泛采用高压IGBT作为开关元件。在列车功率模块的运行过程中，IGBT驱动电路能否安全、可靠地运行直接关系到高压IGBT的运行安全性和可靠性，由此关系到列车功率模块的运行安全性和可靠性。现有IGBT驱动电路由于自身结构所限，存在如下问题：其一，现有IGBT驱动电路均采用电缆与TCU进行信号传输，导致其信号传输抗干扰性差，由此影响高压IGBT的运行安全性和可靠性。其二，现有IGBT驱动电路的高压回路与低压回路之间的隔离电压等级低，导致其在应用于不同电压等级的高压IGBT时兼容性差，由此同样影响高压IGBT的运行安全性和可靠性。基于此，有必要发明一种全新的IGBT驱动电路，以解决现有IGBT驱动电路信号传输抗干扰性差、兼容性差的问题。

发明内容

本实用新型为了解决现有IGBT驱动电路信号传输抗干扰性差、兼容性差的问题，提供了一种适用于列车高压IGBT驱动装置。

本实用新型是采用如下技术方案实现的：一种适用于列车高压IGBT驱动装置，包括互锁电路、上管驱动电路、下管驱动电路；

所述互锁电路包括第一光纤接收器、第二光纤接收器、第一施密特触发反相器、第二施密特触发反相器、第三施密特触发反相器、第四施密特触发反相器、第五施密特触发反相器、第六施密特触发反相器、与非门、第四十一电阻、第四十二电阻、第五十一电阻、第五十二电阻、第六十一电阻、第六十二电阻、第五十一电容、第五十二电容、第六十一电容、第六十二电容、第八电容；第一光纤接收器的输出端与第一施密特触发反相器的输入端连接；第一施密特触发反相器的输出端通过第五十一电阻与第三施密特触发反相器的输入端连接；第三施密特触发反相器的输出端与第五施密特触发反相器的输入端连接；第五施密特触发反相器的输出端与与非门的第一个输入端连接；第四十一电阻的两端分别与正电源和第一施密特触发反相器的输入端连接；第六十一电阻的一端接地，另一端与第三施密特触发反相器的输入端连接；第五十一电容的两端分别与第一光纤接收器的两个供电端连接；第六十一电容的一端接地，另一端与第三施密特触发反相器的输入端连接；第二光纤接收器的输出端与第二施密特触发反相器的输入端连接；第二施密特触发反相器的输出端通过第五十二电阻与第四施密特触发反相器的输入端连接；第四施密特触发反相器的输出端与第六施密特触发反相器的输入端连接；第六施密特触发反相器的输出端与与非门的第二个输入端连接；第四十二电阻的两端分别与正电源和第二施密特触发反相器的输入端连接；第六十二电阻的一端接地，另一端与第四施密特触发反相器的输入端连接；第五十二电容的两端分别与第二光纤接收器的两个供电端连接；第六十二电容的一端接地，另一端与第四施密特触发反相器的输入端连接；第八电容的一端接地，另一端分别与正电源和与非门的正供电端连接；

所述上管驱动电路包括第一驱动芯片、第一光纤发射器、第一与门、第二与门、第十一二极管、第二十一齐纳二极管、第三十一快速开关二极管、第十一电阻、第二十一电阻、第三十一电阻、第八十一电阻、第八十二电阻、第九十一电阻、第九十二电阻、第十一电容、第二十一电容、第三十一电容、第九十一电容、第九十二电容、第一百零一电容、第一百零二电容；与非门的输出端与第一与门的第一个输入端连接；第一驱动芯片的两个状态输出端通过第三十一电阻与第一与门的第二个输入端连接；第一与门的输出端依次通过第二十一电阻、第二十一齐纳二极管与第一光纤发射器的正输入端连接，且第一与门的输出端与第二与门的第一个输入端连接；第五施密特触发反相器的输出端与第二与门的第二个输入端连接；第二与门的输出端与第一驱动芯片的两个输入端连接；第十一二极管的阴极与第一光纤发射器的正输入端连接，阳极与第一光纤发射器的负输入端连接且接地；第三十一快速开关二极管的正输入端接地，负输入端与正电源连接，公共连接端与第一与门的第二个输入端连接；第十一电阻的两端分别与第一光纤发射器的两个输入端连接；第十一电容的一端接地，另一端分别与正电源和第一驱动芯片的正供电端连接；第二十一电容的一端与第一光纤发射器的负输入端连接且接地，另一端通过第二十一齐纳二极管与第一光纤发射器的正输入端连接；第三十一电容的一端接地，另一端分别与正电源和第一与门的正供电端连接；第八十一电阻的一端与第一驱动芯片副边的第一门极关断端连接，另一端通过第九十一电阻与第一驱动芯片副边的第一门极开通端连接；第八十二电阻的一端与第一驱动芯片副边的第二门极关断端连接，另一端通过第九十二电阻与第一驱动芯片副边的第二门极开通端连接；第九十一电容的两端分别与第一驱动芯片副边的第一负电压端和第一参考电压端连接；第一百零一电容的两端分别与第一驱动芯片副边的第一正电压端和第一参考电压端连接；第九十二电容的两端分别与第一驱动芯片副边的第二负电压端和第二参考电压端连接；第一百零二电容的两端分别与第一驱动芯片副边的第二正电压端和第二参考电压端连接；

所述下管驱动电路包括第二驱动芯片、第二光纤发射器、第三与门、第四与门、第十二二极管、第二十二齐纳二极管、第三十三快速开关二极管、第十二电阻、第二十二电阻、第三十二电阻、第八十三电阻、第八十四电阻、第九十三电阻、第九十四电阻、第十二电容、第二十二电容、第三十二电容、第九十三电容、第九十四电容、第一百零三电容、第一百零四电容；与非门的输出端与第三与门的第一个输入端连接；第二驱动芯片的两个状态输出端通过第三十二电阻与第三与门的第二个输入端连接；第三与门的输出端依次通过第二十二电阻、第二十二齐纳二极管与第二光纤发射器的正输入端连接，且第三与门的输出端与第四与门的第一个输入端连接；第六施密特触发反相器的输出端与第四与门的第二个输入端连接；第四与门的输出端与第二驱动芯片的两个输入端连接；第十二二极管的阴极与第二光纤发射器的正输入端连接，阳极与第二光纤发射器的负输入端连接且接地；第三十三快速开关二极管的正输入端接地，负输入端与正电源连接，公共连接端与第三与门的第二个输入端连接；第十二电阻的两端分别与第二光纤发射器的两个输入端连接；第十二电容的一端接地，另一端分别与正电源和第二驱动芯片的正供电端连接；第二十二电容的一端与第二光纤发射器的负输入端连接且接地，另一端通过第二十二齐纳二极管与第二光纤发射器的正输入端连接；第三十二电容的一端接地，另一端分别与正电源和第三与门的正供电端连接；第八十三电阻的一端与第二驱动芯片副边的第一门极关断端连接，另一端通过第九十三电阻与第二驱动芯片副边的第一门极开通端连接；第八十四电阻的一端与第二驱动芯片副边的第二门极关断端连接，另一端通过第九十四电阻与第二驱动芯片副边的第二门极开通端连接；第九十三电容的两端分别与第二驱动芯片副边的第一负电压端和第一参考电压端连接；第一百零三电容的两端分别与第二驱动芯片副边的第一正电压端和第一参考电压端连接；第九十四电容的两端分别与第二驱动芯片副边的第二负电压端和第二参考电压端连接；第一百零四电容的两端分别与第二驱动芯片副边的第二正电压端和第二参考电压端连接。

工作时，将列车上的牵引控制单元（TractionControlUnit，TCU）的两个输出端分别与第一光纤接收器的输入端、第二光纤接收器的输入端连接。将第一光纤发射器的输出端、第二光纤发射器的输出端分别与TCU的两个状态输入端连接。从第八十一电阻与第九十一电阻的连接点、第八十二电阻与第九十二电阻的连接点、第八十三电阻与第九十三电阻的连接点、第八十四电阻与第九十四电阻的连接点各引出一个IGBT门极驱动端，并将四个IGBT门极驱动端分别与半桥电路上的双管并联IGBT中的两个上管IGBT的门极、两个下管IGBT的门极连接。具体工作过程包括：一、互锁电路的工作过程：牵引控制单元输出两路光信号：第一路光信号输入至第一光纤接收器，并依次经第一光纤接收器、第一施密特触发反相器、第三施密特触发反相器、第五施密特触发反相器进行光电转换、整形后形成第一路输入驱动信号。第二路光信号输入至第二光纤接收器，并依次经第二光纤接收器、第二施密特触发反相器、第四施密特触发反相器、第六施密特触发反相器进行光电转换、整形后形成第二路输入驱动信号。第一路输入驱动信号和第二路输入驱动信号共同输入至与非门，并经与非门形成互锁信号。二、上管驱动电路的工作过程：互锁信号和第一驱动芯片的状态反馈输出信号共同输入至第一与门，并经第一与门形成第一互锁指示信号。第一互锁指示信号输入至第一光纤发射器，并经第一光纤发射器进行电光转换后反馈至TCU的状态输入端。第一互锁指示信号和第一路输入驱动信号共同输入至第二与门，并经第二与门形成第一驱动芯片的输入信号。第一驱动芯片的输入信号输入至第一驱动芯片，并依次经第一驱动芯片、门极电阻（第八十一电阻、第八十二电阻、第九十一电阻、第九十二电阻）形成两路并联的IGBT门极驱动信号（第一上管IGBT门极驱动信号、第二上管IGBT门极驱动信号），然后利用两路并联的IGBT门极驱动信号控制两个上管IGBT的开通与关断。三、下管驱动电路的工作过程：互锁信号和第二驱动芯片的状态反馈输出信号共同输入至第三与门，并经第三与门形成第二互锁指示信号。第二互锁指示信号输入至第二光纤发射器，并经第二光纤发射器进行电光转换后反馈至TCU的状态输入端。第二互锁指示信号和第二路输入驱动信号共同输入至第四与门，并经第四与门形成第二驱动芯片的输入信号。第二驱动芯片的输入信号输入至第二驱动芯片，并依次经第二驱动芯片、门极电阻（第八十三电阻、第八十四电阻、第九十三电阻、第九十四电阻）形成两路并联的IGBT门极驱动信号（第一下管IGBT门极驱动信号、第二下管IGBT门极驱动信号），然后利用两路并联的IGBT门极驱动信号控制两个下管IGBT的开通与关断。在上述过程中，互锁电路、上管驱动电路、下管驱动电路能够共同防止半桥电路上的桥臂出现直通现象（即防止同一桥臂上的上管IGBT和下管IGBT同时开通），具体实现过程如下：若第一路输入驱动信号和第二路输入驱动信号均为高电平，则互锁信号为低电平，使得第一互锁指示信号和第二互锁指示信号均为低电平，并使得第一驱动芯片的输入信号和第二驱动芯片的输入信号均为低电平，由此使得同一桥臂上的上管IGBT和下管IGBT均关断，从而防止了桥臂出现直通现象。

基于上述过程，与现有IGBT驱动电路相比，本实用新型所述的一种适用于列车高压IGBT驱动装置通过采用全新结构，具备了如下优点：其一，本实用新型所述的一种适用于列车高压IGBT驱动装置不再采用电缆与TCU进行信号传输，而是采用光纤接口（即第一光纤接收器、第二光纤接收器、第一光纤发射器、第二光纤接收器）与TCU进行信号传输，由此有效增强了信号传输抗干扰性，从而有效提高了高压IGBT的运行安全性和可靠性。其二，本实用新型所述的一种适用于列车高压IGBT驱动装置的高压回路与低压回路之间的隔离电压等级高，由此使得其在应用于不同电压等级的高压IGBT时兼容性好（能够满足不高于4500V电压等级的IGBT驱动及保护），从而有效提高了高压IGBT的运行安全性和可靠性。其三，本实用新型所述的一种适用于列车高压IGBT驱动装置实现了驱动半桥电路上的双管并联IGBT进行工作，且两路驱动信号之间具备了互锁保护功能，由此有效提高了集成度以及运行安全性和可靠性，从而有效提高了高压IGBT的运行安全性和可靠性。

本实用新型结构合理、设计巧妙，有效解决了现有IGBT驱动电路信号传输抗干扰性差、兼容性差的问题，适用于列车高压IGBT的驱动。

附图说明

图1是本实用新型的互锁电路的原理图。

图2是本实用新型的上管驱动电路的原理图。

图3是本实用新型的下管驱动电路的原理图。

图中：INU为第一路输入驱动信号；IND为第二路输入驱动信号；LOCK为互锁信号；SO01为第一互锁指示信号；SO02为第二互锁指示信号；SO11、SO21为第一驱动芯片的状态反馈输出信号；SO12、SO22为第二驱动芯片的状态反馈输出信号；INA1、INB1为第一驱动芯片的输入信号；INA2、INB2为第二驱动芯片的输入信号；G1为第一上管IGBT门极驱动信号；G2为第二上管IGBT门极驱动信号；G3为第一下管IGBT门极驱动信号；G4为第二下管IGBT门极驱动信号；

INA、INB为驱动芯片的两个输入端；SO1、SO2为驱动芯片的两个状态输出端；GL1为驱动芯片副边的第一门极关断端；GL2为驱动芯片副边的第二门极关断端；GH1为驱动芯片副边的第一门极开通端；GH2为驱动芯片副边的第二门极开通端；V（-）1为驱动芯片副边的第一负电压端；V（-）2为驱动芯片副边的第二负电压端；V（0）1为驱动芯片副边的第一参考电压端；V（0）2为驱动芯片副边的第二参考电压端；V（+）1为驱动芯片副边的第一正电压端；V（+）2为驱动芯片副边的第二正电压端。

具体实施方式

一种适用于列车高压IGBT驱动装置，包括互锁电路、上管驱动电路、下管驱动电路；

所述互锁电路包括第一光纤接收器U31、第二光纤接收器U32、第一施密特触发反相器U51、第二施密特触发反相器U52、第三施密特触发反相器U53、第四施密特触发反相器U54、第五施密特触发反相器U55、第六施密特触发反相器U56、与非门U6、第四十一电阻R41、第四十二电阻R42、第五十一电阻R51、第五十二电阻R52、第六十一电阻R61、第六十二电阻R62、第五十一电容C51、第五十二电容C52、第六十一电容C61、第六十二电容C62、第八电容C8；第一光纤接收器U31的输出端与第一施密特触发反相器U51的输入端连接；第一施密特触发反相器U51的输出端通过第五十一电阻R51与第三施密特触发反相器U53的输入端连接；第三施密特触发反相器U53的输出端与第五施密特触发反相器U55的输入端连接；第五施密特触发反相器U55的输出端与与非门U6的第一个输入端连接；第四十一电阻R41的两端分别与正电源VCC和第一施密特触发反相器U51的输入端连接；第六十一电阻R61的一端接地，另一端与第三施密特触发反相器U53的输入端连接；第五十一电容C51的两端分别与第一光纤接收器U31的两个供电端连接；第六十一电容C61的一端接地，另一端与第三施密特触发反相器U53的输入端连接；第二光纤接收器U32的输出端与第二施密特触发反相器U52的输入端连接；第二施密特触发反相器U52的输出端通过第五十二电阻R52与第四施密特触发反相器U54的输入端连接；第四施密特触发反相器U54的输出端与第六施密特触发反相器U56的输入端连接；第六施密特触发反相器U56的输出端与与非门U6的第二个输入端连接；第四十二电阻R42的两端分别与正电源VCC和第二施密特触发反相器U52的输入端连接；第六十二电阻R62的一端接地，另一端与第四施密特触发反相器U54的输入端连接；第五十二电容C52的两端分别与第二光纤接收器U32的两个供电端连接；第六十二电容C62的一端接地，另一端与第四施密特触发反相器U54的输入端连接；第八电容C8的一端接地，另一端分别与正电源VCC和与非门U6的正供电端连接；

所述上管驱动电路包括第一驱动芯片U11、第一光纤发射器U21、第一与门U41、第二与门U42、第十一二极管D11、第二十一齐纳二极管D21、第三十一快速开关二极管D31、第十一电阻R11、第二十一电阻R21、第三十一电阻R31、第八十一电阻R81、第八十二电阻R82、第九十一电阻R91、第九十二电阻R92、第十一电容C11、第二十一电容C21、第三十一电容C31、第九十一电容C91、第九十二电容C92、第一百零一电容C101、第一百零二电容C102；与非门U6的输出端与第一与门U41的第一个输入端连接；第一驱动芯片U11的两个状态输出端通过第三十一电阻R31与第一与门U41的第二个输入端连接；第一与门U41的输出端依次通过第二十一电阻R21、第二十一齐纳二极管D21与第一光纤发射器U21的正输入端连接，且第一与门U41的输出端与第二与门U42的第一个输入端连接；第五施密特触发反相器U55的输出端与第二与门U42的第二个输入端连接；第二与门U42的输出端与第一驱动芯片U11的两个输入端连接；第十一二极管D11的阴极与第一光纤发射器U21的正输入端连接，阳极与第一光纤发射器U21的负输入端连接且接地；第三十一快速开关二极管D31的正输入端接地，负输入端与正电源VCC连接，公共连接端与第一与门U41的第二个输入端连接；第十一电阻R11的两端分别与第一光纤发射器U21的两个输入端连接；第十一电容C11的一端接地，另一端分别与正电源VCC和第一驱动芯片U11的正供电端连接；第二十一电容C21的一端与第一光纤发射器U21的负输入端连接且接地，另一端通过第二十一齐纳二极管D21与第一光纤发射器U21的正输入端连接；第三十一电容C31的一端接地，另一端分别与正电源VCC和第一与门U41的正供电端连接；第八十一电阻R81的一端与第一驱动芯片U11副边的第一门极关断端连接，另一端通过第九十一电阻R91与第一驱动芯片U11副边的第一门极开通端连接；第八十二电阻R82的一端与第一驱动芯片U11副边的第二门极关断端连接，另一端通过第九十二电阻R92与第一驱动芯片U11副边的第二门极开通端连接；第九十一电容C91的两端分别与第一驱动芯片U11副边的第一负电压端和第一参考电压端连接；第一百零一电容C101的两端分别与第一驱动芯片U11副边的第一正电压端和第一参考电压端连接；第九十二电容C92的两端分别与第一驱动芯片U11副边的第二负电压端和第二参考电压端连接；第一百零二电容C102的两端分别与第一驱动芯片U11副边的第二正电压端和第二参考电压端连接；

所述下管驱动电路包括第二驱动芯片U12、第二光纤发射器U22、第三与门U43、第四与门U44、第十二二极管D12、第二十二齐纳二极管D22、第三十三快速开关二极管D33、第十二电阻R12、第二十二电阻R22、第三十二电阻R32、第八十三电阻R83、第八十四电阻R84、第九十三电阻R93、第九十四电阻R94、第十二电容C12、第二十二电容C22、第三十二电容C32、第九十三电容C93、第九十四电容C94、第一百零三电容C103、第一百零四电容C104；与非门U6的输出端与第三与门U43的第一个输入端连接；第二驱动芯片U12的两个状态输出端通过第三十二电阻R32与第三与门U43的第二个输入端连接；第三与门U43的输出端依次通过第二十二电阻R22、第二十二齐纳二极管D22与第二光纤发射器U22的正输入端连接，且第三与门U43的输出端与第四与门U44的第一个输入端连接；第六施密特触发反相器U56的输出端与第四与门U44的第二个输入端连接；第四与门U44的输出端与第二驱动芯片U12的两个输入端连接；第十二二极管D12的阴极与第二光纤发射器U22的正输入端连接，阳极与第二光纤发射器U22的负输入端连接且接地；第三十三快速开关二极管D33的正输入端接地，负输入端与正电源VCC连接，公共连接端与第三与门U43的第二个输入端连接；第十二电阻R12的两端分别与第二光纤发射器U22的两个输入端连接；第十二电容C12的一端接地，另一端分别与正电源VCC和第二驱动芯片U12的正供电端连接；第二十二电容C22的一端与第二光纤发射器U22的负输入端连接且接地，另一端通过第二十二齐纳二极管D22与第二光纤发射器U22的正输入端连接；第三十二电容C32的一端接地，另一端分别与正电源VCC和第三与门U43的正供电端连接；第八十三电阻R83的一端与第二驱动芯片U12副边的第一门极关断端连接，另一端通过第九十三电阻R93与第二驱动芯片U12副边的第一门极开通端连接；第八十四电阻R84的一端与第二驱动芯片U12副边的第二门极关断端连接，另一端通过第九十四电阻R94与第二驱动芯片U12副边的第二门极开通端连接；第九十三电容C93的两端分别与第二驱动芯片U12副边的第一负电压端和第一参考电压端连接；第一百零三电容C103的两端分别与第二驱动芯片U12副边的第一正电压端和第一参考电压端连接；第九十四电容C94的两端分别与第二驱动芯片U12副边的第二负电压端和第二参考电压端连接；第一百零四电容C104的两端分别与第二驱动芯片U12副边的第二正电压端和第二参考电压端连接。

具体实施时，所述上管驱动电路还包括第一副边负电源支撑电阻R71、第二副边负电源支撑电阻R72、第一有源钳位监测电阻Rad1、第二有源钳位监测电阻Rad2、第一响应时间调节电阻R101、第二响应时间调节电阻R102、第一响应时间调节电容Ca1、第二响应时间调节电容Ca2、第一电压钳位二极管D61、第二电压钳位二极管D62、第一电压检测分压电阻Rdiv1、第二电压检测分压电阻Rdiv2、第一分压电阻Rc1、第二分压电阻Rc2、第一稳压二极管D71、第二稳压二极管D72。所述下管驱动电路还包括第三副边负电源支撑电阻R73、第四副边负电源支撑电阻R74、第三有源钳位监测电阻Rad3、第四有源钳位监测电阻Rad4、第三响应时间调节电阻R103、第四响应时间调节电阻R104、第三响应时间调节电容Ca3、第四响应时间调节电容Ca4、第三电压钳位二极管D63、第四电压钳位二极管D64、第三电压检测分压电阻Rdiv3、第四电压检测分压电阻Rdiv4、第三分压电阻Rc3、第四分压电阻Rc4、第三稳压二极管D73、第四稳压二极管D74。工作时，上述各个器件共同起到保护高压IGBT的作用。

Claims (1)

1.一种适用于列车高压IGBT驱动装置，其特征在于：包括互锁电路、上管驱动电路、下管驱动电路；

所述互锁电路包括第一光纤接收器（U31）、第二光纤接收器（U32）、第一施密特触发反相器（U51）、第二施密特触发反相器（U52）、第三施密特触发反相器（U53）、第四施密特触发反相器（U54）、第五施密特触发反相器（U55）、第六施密特触发反相器（U56）、与非门（U6）、第四十一电阻（R41）、第四十二电阻（R42）、第五十一电阻（R51）、第五十二电阻（R52）、第六十一电阻（R61）、第六十二电阻（R62）、第五十一电容（C51）、第五十二电容（C52）、第六十一电容（C61）、第六十二电容（C62）、第八电容（C8）；第一光纤接收器（U31）的输出端与第一施密特触发反相器（U51）的输入端连接；第一施密特触发反相器（U51）的输出端通过第五十一电阻（R51）与第三施密特触发反相器（U53）的输入端连接；第三施密特触发反相器（U53）的输出端与第五施密特触发反相器（U55）的输入端连接；第五施密特触发反相器（U55）的输出端与与非门（U6）的第一个输入端连接；第四十一电阻（R41）的两端分别与正电源（VCC）和第一施密特触发反相器（U51）的输入端连接；第六十一电阻（R61）的一端接地，另一端与第三施密特触发反相器（U53）的输入端连接；第五十一电容（C51）的两端分别与第一光纤接收器（U31）的两个供电端连接；第六十一电容（C61）的一端接地，另一端与第三施密特触发反相器（U53）的输入端连接；第二光纤接收器（U32）的输出端与第二施密特触发反相器（U52）的输入端连接；第二施密特触发反相器（U52）的输出端通过第五十二电阻（R52）与第四施密特触发反相器（U54）的输入端连接；第四施密特触发反相器（U54）的输出端与第六施密特触发反相器（U56）的输入端连接；第六施密特触发反相器（U56）的输出端与与非门（U6）的第二个输入端连接；第四十二电阻（R42）的两端分别与正电源（VCC）和第二施密特触发反相器（U52）的输入端连接；第六十二电阻（R62）的一端接地，另一端与第四施密特触发反相器（U54）的输入端连接；第五十二电容（C52）的两端分别与第二光纤接收器（U32）的两个供电端连接；第六十二电容（C62）的一端接地，另一端与第四施密特触发反相器（U54）的输入端连接；第八电容（C8）的一端接地，另一端分别与正电源（VCC）和与非门（U6）的正供电端连接；

所述上管驱动电路包括第一驱动芯片（U11）、第一光纤发射器（U21）、第一与门（U41）、第二与门（U42）、第十一二极管（D11）、第二十一齐纳二极管（D21）、第三十一快速开关二极管（D31）、第十一电阻（R11）、第二十一电阻（R21）、第三十一电阻（R31）、第八十一电阻（R81）、第八十二电阻（R82）、第九十一电阻（R91）、第九十二电阻（R92）、第十一电容（C11）、第二十一电容（C21）、第三十一电容（C31）、第九十一电容（C91）、第九十二电容（C92）、第一百零一电容（C101）、第一百零二电容（C102）；与非门（U6）的输出端与第一与门（U41）的第一个输入端连接；第一驱动芯片（U11）的两个状态输出端通过第三十一电阻（R31）与第一与门（U41）的第二个输入端连接；第一与门（U41）的输出端依次通过第二十一电阻（R21）、第二十一齐纳二极管（D21）与第一光纤发射器（U21）的正输入端连接，且第一与门（U41）的输出端与第二与门（U42）的第一个输入端连接；第五施密特触发反相器（U55）的输出端与第二与门（U42）的第二个输入端连接；第二与门（U42）的输出端与第一驱动芯片（U11）的两个输入端连接；第十一二极管（D11）的阴极与第一光纤发射器（U21）的正输入端连接，阳极与第一光纤发射器（U21）的负输入端连接且接地；第三十一快速开关二极管（D31）的正输入端接地，负输入端与正电源（VCC）连接，公共连接端与第一与门（U41）的第二个输入端连接；第十一电阻（R11）的两端分别与第一光纤发射器（U21）的两个输入端连接；第十一电容（C11）的一端接地，另一端分别与正电源（VCC）和第一驱动芯片（U11）的正供电端连接；第二十一电容（C21）的一端与第一光纤发射器（U21）的负输入端连接且接地，另一端通过第二十一齐纳二极管（D21）与第一光纤发射器（U21）的正输入端连接；第三十一电容（C31）的一端接地，另一端分别与正电源（VCC）和第一与门（U41）的正供电端连接；第八十一电阻（R81）的一端与第一驱动芯片（U11）副边的第一门极关断端连接，另一端通过第九十一电阻（R91）与第一驱动芯片（U11）副边的第一门极开通端连接；第八十二电阻（R82）的一端与第一驱动芯片（U11）副边的第二门极关断端连接，另一端通过第九十二电阻（R92）与第一驱动芯片（U11）副边的第二门极开通端连接；第九十一电容（C91）的两端分别与第一驱动芯片（U11）副边的第一负电压端和第一参考电压端连接；第一百零一电容（C101）的两端分别与第一驱动芯片（U11）副边的第一正电压端和第一参考电压端连接；第九十二电容（C92）的两端分别与第一驱动芯片（U11）副边的第二负电压端和第二参考电压端连接；第一百零二电容（C102）的两端分别与第一驱动芯片（U11）副边的第二正电压端和第二参考电压端连接；

所述下管驱动电路包括第二驱动芯片（U12）、第二光纤发射器（U22）、第三与门（U43）、第四与门（U44）、第十二二极管（D12）、第二十二齐纳二极管（D22）、第三十三快速开关二极管（D33）、第十二电阻（R12）、第二十二电阻（R22）、第三十二电阻（R32）、第八十三电阻（R83）、第八十四电阻（R84）、第九十三电阻（R93）、第九十四电阻（R94）、第十二电容（C12）、第二十二电容（C22）、第三十二电容（C32）、第九十三电容（C93）、第九十四电容（C94）、第一百零三电容（C103）、第一百零四电容（C104）；与非门（U6）的输出端与第三与门（U43）的第一个输入端连接；第二驱动芯片（U12）的两个状态输出端通过第三十二电阻（R32）与第三与门（U43）的第二个输入端连接；第三与门（U43）的输出端依次通过第二十二电阻（R22）、第二十二齐纳二极管（D22）与第二光纤发射器（U22）的正输入端连接，且第三与门（U43）的输出端与第四与门（U44）的第一个输入端连接；第六施密特触发反相器（U56）的输出端与第四与门（U44）的第二个输入端连接；第四与门（U44）的输出端与第二驱动芯片（U12）的两个输入端连接；第十二二极管（D12）的阴极与第二光纤发射器（U22）的正输入端连接，阳极与第二光纤发射器（U22）的负输入端连接且接地；第三十三快速开关二极管（D33）的正输入端接地，负输入端与正电源（VCC）连接，公共连接端与第三与门（U43）的第二个输入端连接；第十二电阻（R12）的两端分别与第二光纤发射器（U22）的两个输入端连接；第十二电容（C12）的一端接地，另一端分别与正电源（VCC）和第二驱动芯片（U12）的正供电端连接；第二十二电容（C22）的一端与第二光纤发射器（U22）的负输入端连接且接地，另一端通过第二十二齐纳二极管（D22）与第二光纤发射器（U22）的正输入端连接；第三十二电容（C32）的一端接地，另一端分别与正电源（VCC）和第三与门（U43）的正供电端连接；第八十三电阻（R83）的一端与第二驱动芯片（U12）副边的第一门极关断端连接，另一端通过第九十三电阻（R93）与第二驱动芯片（U12）副边的第一门极开通端连接；第八十四电阻（R84）的一端与第二驱动芯片（U12）副边的第二门极关断端连接，另一端通过第九十四电阻（R94）与第二驱动芯片（U12）副边的第二门极开通端连接；第九十三电容（C93）的两端分别与第二驱动芯片（U12）副边的第一负电压端和第一参考电压端连接；第一百零三电容（C103）的两端分别与第二驱动芯片（U12）副边的第一正电压端和第一参考电压端连接；第九十四电容（C94）的两端分别与第二驱动芯片（U12）副边的第二负电压端和第二参考电压端连接；第一百零四电容（C104）的两端分别与第二驱动芯片（U12）副边的第二正电压端和第二参考电压端连接。