CN204854755U - 动力调谐陀螺仪控制电路 - Google Patents

Abstract

本实用新型公开了一种动力调谐陀螺仪控制电路，包括集成在同一电路模块上的陀螺电机电源、陀螺激磁电源、伺服控制电路和信号发生器电路，陀螺电机电源由分频移相电路和与分频移相电路相接的电机电源功率放大电路组成；陀螺激磁电源由依次相接的波幅控制电路、选频滤波电路和激磁电源功率放大电路组成；伺服控制电路由第一路伺服控制电路和第二路伺服控制电路组成，第一路伺服控制电路和第二路伺服控制电路均由依次相接的前置放大电路、同步相敏解调电路、低通滤波电路、陷波校正电路和伺服控制功率放大电路组成，前置放大电路与陀螺信号器相接。本实用新型集成度高，体积小，重量轻，功能完备，使用方便，工作可靠性高，具有较好的实用性。

Description

动力调谐陀螺仪控制电路

技术领域

本实用新型涉及陀螺仪控制技术领域，尤其是涉及一种动力调谐陀螺仪控制电路。

背景技术

动力调谐陀螺仪是一种双自由度的挠性陀螺，因其在结构、体积、成本方面的优势而广泛应用在航空、航天、船舶导航、地面战车导航以及石油测井测斜仪等行业和领域中。现有技术中，动力调谐陀螺仪的控制电路通常以分立元件或单电路模块的形式出现，存在着功能单一、占用空间大、使用不方便，与惯性导航系统小型化的发展趋势不相适应的缺陷和不足。

实用新型内容

本实用新型所要解决的技术问题在于针对上述现有技术中的不足，提供一种集陀螺电机电源、陀螺激磁电源和伺服控制电路于一体的动力调谐陀螺仪控制电路，其集成度高，体积小，重量轻，功能完备，使用方便，工作可靠性高，实用性强，推广应用范围广。

为解决上述技术问题，本实用新型采用的技术方案是：一种动力调谐陀螺仪控制电路，其特征在于：包括用于为动力调谐陀螺仪中的陀螺电机供电的陀螺电机电源、用于输出相敏解调基准信号的陀螺激磁电源和用于对动力调谐陀螺仪中的力矩器进行闭环控制的伺服控制电路，以及用于为陀螺电机电源和陀螺激磁电源提供分频信号的信号发生器电路，所述陀螺电机电源、陀螺激磁电源、伺服控制电路和信号发生器电路均集成在同一电路模块上；所述陀螺电机电源由分频移相电路和与所述分频移相电路相接的电机电源功率放大电路组成，所述分频移相电路与信号发生器电路相接；所述陀螺激磁电源由依次相接的波幅控制电路、选频滤波电路和激磁电源功率放大电路组成，所述波幅控制电路与信号发生器电路相接；所述伺服控制电路由第一路伺服控制电路和第二路伺服控制电路组成，所述第一路伺服控制电路和第二路伺服控制电路均由依次相接的前置放大电路、同步相敏解调电路、低通滤波电路、陷波校正电路和伺服控制功率放大电路组成，所述前置放大电路与动力调谐陀螺仪中的陀螺信号器的输出端相接。

上述的动力调谐陀螺仪控制电路，其特征在于：所述信号发生器电路由晶体振荡器Y、二进制计数分频器U1和电阻R41组成，所述晶体振荡器Y的一端与所述二进制计数分频器U1的引脚CIN相接，所述晶体振荡器Y的另一端与所述二进制计数分频器U1的引脚OUT相接，所述电阻R41并联在晶体振荡器Y的两端之间，所述二进制计数分频器U1的引脚VCC与电源VCC相接，所述二进制计数分频器U1的引脚RST和引脚GND均接地，所述二进制计数分频器U1的引脚Q7为所述信号发生器电路的2KHz方波信号输出端2KHz-OUT，所述二进制计数分频器U1的引脚Q10为所述信号发生器电路的16KHz方波信号输出端16KHz-OUT。

上述的动力调谐陀螺仪控制电路，其特征在于：所述分频移相电路为输出相位差为90°的两相方波信号的分频移相电路，所述电机电源功率放大电路由均与所述分频移相电路相接的A相功率放大电路和B相功率放大电路组成。

上述的动力调谐陀螺仪控制电路，其特征在于：所述分频移相电路由D触发器U2A和U2B，以及电阻R40和非极性电容C25组成，所述D触发器U2A的时钟端引脚CK和D触发器U2B的时钟端引脚CK均与所述信号发生器电路的2KHz方波信号输出端2KHz-OUT相接，所述D触发器U2A的电源端引脚VCC与电源VCC相接，所述D触发器U2B的接地端引脚GND接地，所述D触发器U2A的清零端引脚CLR和D触发器U2B的清零端引脚CLR均通过电阻R40与电源VCC相接，且通过非极性电容C25接地，所述D触发器U2A的输入端引脚D1与D触发器U2B的负输出端引脚Q2相接，所述D触发器U2B的输入端引脚D2与D触发器U2A的正输出端引脚Q1相接，所述D触发器U2A的负输出端引脚Q1为所述分频移相电路的A相输出端OUTPUTA，所述D触发器U2B的正输出端引脚Q2为所述分频移相电路的B相输出端OUTPUTB。

上述的动力调谐陀螺仪控制电路，其特征在于：所述A相功率放大电路和B相功率放大电路均由功率驱动芯片U4，NMOS晶体管Q1和Q2，二极管D1，电阻R33、R34、R35、R36、R37、R38和R39，极性电容C23，以及非极性电容C20、C21、C22和C24组成；所述功率驱动芯片U4的引脚HIN通过串联的电阻R34和R33与所述分频移相电路的A相输出端OUTPUTA或B相输出端OUTPUTB相接，且通过非极性电容C20接地，所述功率驱动芯片U4的引脚LIN通过电阻R35与电阻R34和电阻R33的连接端相接，且通过非极性电容C21接地，所述功率驱动芯片U4的引脚COM接地，所述功率驱动芯片U4的引脚VCC和二极管D1的正极均与电源VCC相接，所述二极管D1的负极、非极性电容C22的一端和极性电容C23的正极均与功率驱动芯片U4的引脚VB相接，所述非极性电容C22的另一端和极性电容C23的负极均与功率驱动芯片U4的引脚VS相接，所述功率驱动芯片U4的引脚HO通过电阻R36与NMOS晶体管Q1的栅极相接，所述非极性电容C24的一端和电阻R37的一端均与所述NMOS晶体管Q1的栅极相接，所述NMOS晶体管Q1的漏极与电源VCC相接，所述NMOS晶体管Q1的源极、NMOS晶体管Q2的漏极和电阻R37的另一端均与功率驱动芯片U4的引脚VS相接且为所述A相功率放大电路的输出端A-OUT或B相功率放大电路的输出端B-OUT，所述功率驱动芯片U4的引脚LO通过电阻R38与NMOS晶体管Q2的栅极相接，所述电阻R39的一端与所述NMOS晶体管Q1的栅极相接，所述NMOS晶体管Q2的源极和电阻R39的另一端均接地。

上述的动力调谐陀螺仪控制电路，其特征在于：所述波幅控制电路由电位器W1组成，所述电位器W1的滑动端与一个固定端相接且与所述信号发生器电路的16KHz方波信号输出端16KHz-OUT相接，所述电位器W1的另一个固定端为所述波幅控制电路的输出端；所述选频滤波电路由电阻R22以及级联的一级选频滤波电路和二级选频滤波电路组成，所述一级选频滤波电路由运算放大器U7，电阻R23、R24、R25和R26，以及非极性电容C14和C15组成，所述二级选频滤波电路由运算放大器U8，电阻R27、R28、R29和R30，以及非极性电容C16和C17组成，所述电阻R22的一端和电阻R23的一端均与所述波幅控制电路的输出端相接，所述电阻R22的另一端接地，所述电阻R23的另一端通过电阻R24与运算放大器U7的正向输入端相接，且通过非极性电容C15与运算放大器U7的输出端相接，所述运算放大器U7的正向输入端通过非极性电容C14接地，所述运算放大器U7的反向输入端通过电阻R25接地，且通过电阻R26与运算放大器U7的输出端相接，所述电阻R27的一端与所述运算放大器U7的输出端相接，所述电阻R27的另一端通过电阻R28与运算放大器U8的正向输入端相接，且通过非极性电容C17与运算放大器U8的输出端相接，所述运算放大器U8的正向输入端通过非极性电容C16接地，所述运算放大器U8的反向输入端通过电阻R29接地，且通过电阻R30与运算放大器U8的输出端相接，所述运算放大器U8的输出端为所述选频滤波电路的输出端；所述激磁电源功率放大电路由集成功率放大电路U9、电阻R31和R32以及非极性电容C18和C19组成，所述集成功率放大电路U9的反向输入端与所述选频滤波电路3-2的输出端相接，且通过并联的电阻R32和非极性电容C19与运算放大器U9的输出端相接，所述集成功率放大电路U9的正向输入端通过并联的电阻R31非极性电容C18接地，所述集成功率放大电路U9的输出端为所述陀螺激磁电源的相敏解调基准信号输出端JC。

上述的动力调谐陀螺仪控制电路，其特征在于：所述前置放大电路由运算放大器IC1，非极性电容C1，以及电阻R1、R01和R01f组成，所述非极性电容C1的一端为所述前置放大电路的输入端Uin且与所述陀螺信号器的角速率信号输出端相接，所述非极性电容C1的另一端通过电阻R1与所述运算放大器IC1的反向输入端相接，所述电阻R01f的一端与所述运算放大器IC1的反相输入端相接，所述电阻R01f的另一端与所述运算放大器IC1的输出端相接，所述运算放大器IC1的同相输入端通过电阻R01接地；

所述同步相敏解调电路由比较器COMP1，运算放大器IC2-1，运算放大器IC2-2，运算放大器IC2-3，非极性电容Cf1，电子模拟开关S1，以及电阻R2A、R2B、R3、R4、R5和R2F组成，所述电阻R2A的一端和电阻R2B的一端均与运算放大器IC1的输出端相接，所述电阻R2A的另一端与运算放大器IC2-1的正向输入端相接，所述电阻R2B的另一端与运算放大器IC2-1的反向输入端、运算放大器IC2-2的反相输入端、电阻R3的一端和电阻R2F的一端相接，所述运算放大器IC2-2的正向输入端与电阻R4的一端相接，所述电阻R3的另一端和电阻R4的另一端均接地，所述运算放大器IC2-1的输出端与电子模拟开关S1的常闭端相接，所述运算放大器IC2-2的输出端与电子模拟开关S1的常开端相接，所述比较器COMP1的反向输入端通过电阻R5与所述陀螺激磁电源的相敏解调基准信号输出端JC相接，所述比较器COMP1的输出端、非极性电容Cf1的一端和运算放大器IC2-3的反向输入端均与电子模拟开关S1的公共端相接，所述比较器COMP1的正向输入端和运算放大器IC2-3的正向输入端均接地，所述非极性电容Cf1的另一端和电阻R2F的另一端均与所述运算放大器IC2-3的输出端相接且为所述同步相敏解调电路的输出端。

上述的动力调谐陀螺仪控制电路，其特征在于：所述低通滤波电路由运算放大器IC3和非极性电容C2，以及电阻R6、R7、R8和R9组成；所述电阻R6的一端与所述同步相敏解调电路的输出端相接，所述电阻R6的另一端与非极性电容C2的一端和电阻R7的一端相接，所述电阻R7的另一端和电阻R9的一端均与所述运算放大器IC3的反向输入端相接，所述运算放大器IC3的正向输入端与所述电阻R8的一端相接，所述非极性电容C2的另一端和电阻R8的另一端均接地，所述电阻R9的另一端与所述运算放大器IC3的输出端相接且为所述低通滤波电路的输出端。

上述的动力调谐陀螺仪控制电路，其特征在于：所述陷波校正电路由运算放大器IC4和IC5，电阻R10、R11、R12、R13、R14、R15、R16、R17和R18，以及非极性电容C4、C5、C6、C7和C8组成，所述电阻R10的一端与所述低通滤波电路的输出端相接，所述电阻R10的另一端与非极性电容C4的一端和电阻R12的一端相接，所述电阻R12的另一端与电阻R13的一端和非极性电容C5的一端相接，所述电阻R13的另一端和非极性电容C6的一端均与所述运算放大器IC4的正向输入端相接，所述运算放大器IC4的反向输入端与电阻R14的一端和非极性电容C7的一端相接，所述非极性电容C7的另一端、电阻R15的一端和电阻R16的一端均与所述运算放大器IC4的输出端相接，所述非极性电容C4的另一端、非极性电容C5的另一端、非极性电容C6的另一端和电阻R15的另一端均与电阻R11的一端相接，所述电阻R16的另一端、电阻R18的一端和非极性电容C8的一端均与所述运算放大器IC5的正向输入端相接，所述运算放大器IC5的反向输入端与电阻R17的一端相接，所述电阻R11的另一端、电阻R14的另一端和电阻R17的另一端均接地，所述电阻R18的另一端和非极性电容C8的另一端均与所述运算放大器IC5的输出端相接且为所述陷波校正电路的输出端。

上述的动力调谐陀螺仪控制电路，其特征在于：所述伺服控制功率放大电路由运算放大器IC6，电阻R19、R20和R21，以及非极性电容C9和C10组成；所述电阻R19的一端与所述陷波校正电路的输出端相接，所述电阻R19的另一端、非极性电容C9的一端和电阻R20的一端均与所述运算放大器IC6的反向输入端相接，所述电阻R21的一端和非极性电容C10的一端均与所述运算放大器IC6的正向输入端相接，所述电阻R21的另一端和非极性电容C10的另一端均接地，所述非极性电容C9的另一端和电阻R20的另一端均与所述运算放大器IC6的输出端相接且为所述伺服控制功率放大电路的输出端且输出角速率信号Uout。

本实用新型与现有技术相比具有以下优点：

1、本实用新型采用了模块化的设计理念，将陀螺电机电源、陀螺激磁电源、伺服控制电路和信号发生器电路集成在了同一微电路模块上，外围电路简单，集成度高，体积小，重量轻，功能完备，满足惯性导航系统小型化的需求。

2、本实用新型陀螺激磁电源和陀螺电机电源之间的相互干扰小，输出波形失真度小，工作可靠性高。

4、本实用新型陀螺激磁电源和陀螺电机电源输出信号的频率稳定性和幅值稳定性好，自身功耗低，输出带载能力强，能够在-55℃～125℃的温度条件下使用，环境适用范围广。

5、本实用新型采用了同步相敏解调电路、高速电子模拟开关、超低噪声高精度集成运算放大器、陷波校正电路和功率放大电路，降低了伺服控制电路的噪声，有助于提高动力调谐陀螺仪的测量精度。

6、本实用新型的实用性强，可广泛适用于航空、航天、船舶导航、石油测井及武器装备等惯性导航和测量系统，推广应用范围广。

综上所述，本实用新型集成度高，体积小，重量轻，功能完备，使用方便，工作可靠性高，实用性强，推广应用范围广。

下面通过附图和实施例，对本实用新型的技术方案做进一步的详细描述。

附图说明

图1为本实用新型的电路原理框图。

图2为本实用新型信号发生器电路的电路原理图。

图3为本实用新型分频移相电路的电路原理图。

图4为本实用新型A相功率放大电路和B相功率放大电路的电路原理图。

图5为本实用新型陀螺激磁电源的电路原理图。

图6为本实用新型第一路伺服控制电路和第二路伺服控制电路的电路原理图。

附图标记说明:

1—陀螺电机电源；1-1—分频移相电路；

1-2—A相功率放大电路；1-3—B相功率放大电路；

2—陀螺激磁电源；2-1—波幅控制电路；

2-2—选频滤波电路；2-3—激磁电源功率放大电路；

3-1—第一路伺服控制电路；3-2—第二路伺服控制电路；

3-3—前置放大电路；3-4—同步相敏解调电路；

3-5—低通滤波电路；3-6—陷波校正电路；

3-7—伺服控制功率放大电路；4—信号发生器电路；

5—动力调谐陀螺仪；5-1—陀螺电机；

5-2—力矩器；5-3—陀螺信号器。

具体实施方式

如图1所示，本实用新型包括用于为动力调谐陀螺仪5中的陀螺电机5-1供电的陀螺电机电源1、用于输出相敏解调基准信号的陀螺激磁电源2和用于对动力调谐陀螺仪5中的力矩器5-2进行闭环控制的伺服控制电路，以及用于为陀螺电机电源1和陀螺激磁电源2提供分频信号的信号发生器电路4，所述陀螺电机电源1、陀螺激磁电源2、伺服控制电路和信号发生器电路4均集成在同一电路模块上；所述陀螺电机电源1由分频移相电路1-1和与所述分频移相电路1-1相接的电机电源功率放大电路组成，所述分频移相电路1-1与信号发生器电路4相接；所述陀螺激磁电源2由依次相接的波幅控制电路2-1、选频滤波电路2-2和激磁电源功率放大电路2-3组成，所述波幅控制电路2-1与信号发生器电路4相接；所述伺服控制电路由第一路伺服控制电路3-1和第二路伺服控制电路3-2组成，所述第一路伺服控制电路3-1和第二路伺服控制电路3-2均由依次相接的前置放大电路3-3、同步相敏解调电路3-4、低通滤波电路3-5、陷波校正电路3-6和伺服控制功率放大电路3-7组成，所述前置放大电路3-3与动力调谐陀螺仪5中的陀螺信号器5-3的输出端相接。

如图2所示，本实施例中，所述信号发生器电路4由晶体振荡器Y、二进制计数分频器U1和电阻R41组成，所述晶体振荡器Y的一端与所述二进制计数分频器U1的引脚CIN相接，所述晶体振荡器Y的另一端与所述二进制计数分频器U1的引脚OUT相接，所述电阻R41并联在晶体振荡器Y的两端之间，所述二进制计数分频器U1的引脚VCC与电源VCC相接，所述二进制计数分频器U1的引脚RST和引脚GND均接地，所述二进制计数分频器U1的引脚Q7为所述信号发生器电路4的2KHz方波信号输出端2KHz-OUT，所述二进制计数分频器U1的引脚Q10为所述信号发生器电路4的16KHz方波信号输出端16KHz-OUT。

具体实施时，所述晶体振荡器Y采用2.048MHz晶振，所述二进制计数分频器U1采用了芯片CD4060，晶体振荡器Y的大小和二进制计数分频器U1的分频系数决定了所述信号发生器电路4的输出频率。陀螺电机电源1所需的分频系数为1024，陀螺激磁电源2所需的分频系数为128，经过二进制计数分频器U1分频后，所述二进制计数分频器U1的引脚Q7输出2KHz方波信号，提供给陀螺电机电源1；所述二进制计数分频器U1的引脚Q7输出16KHz方波信号，提供给陀螺激磁电源2。

如图1所示，本实施例中，所述分频移相电路1-1为输出相位差为90°的两相方波信号的分频移相电路，所述电机电源功率放大电路由均与所述分频移相电路1-1相接的A相功率放大电路1-2和B相功率放大电路1-3组成。

如图3所示，本实施例中，所述分频移相电路1-1由D触发器U2A和U2B，以及电阻R40和非极性电容C25组成，所述D触发器U2A的时钟端引脚CK和D触发器U2B的时钟端引脚CK均与所述信号发生器电路4的2KHz方波信号输出端2KHz-OUT相接，所述D触发器U2A的电源端引脚VCC与电源VCC相接，所述D触发器U2B的接地端引脚GND接地，所述D触发器U2A的清零端引脚CLR和D触发器U2B的清零端引脚CLR均通过电阻R40与电源VCC相接，且通过非极性电容C25接地，所述D触发器U2A的输入端引脚D1与D触发器U2B的负输出端引脚相接，所述D触发器U2B的输入端引脚D2与D触发器U2A的正输出端引脚Q1相接，所述D触发器U2A的负输出端引脚为所述分频移相电路1-1的A相输出端OUTPUTA，所述D触发器U2B的正输出端引脚Q2为所述分频移相电路1-1的B相输出端OUTPUTB。其中，电阻R40和非极性电容C25构成了所述分频移相电路1-1的启动电路，所述分频移相控制电路2-1对输入的2KHz方波信号进行了四分频，所述分频移相控制电路2-1的A相输出端OUTPUTA和B相输出端OUTPUTB输出了相位差为90°、频率为500Hz的两相方波信号。

如图4所示，本实施例中，所述A相功率放大电路1-2和B相功率放大电路1-3均由功率驱动芯片U4，NMOS晶体管Q1和Q2，二极管D1，电阻R33、R34、R35、R36、R37、R38和R39，极性电容C23，以及非极性电容C20、C21、C22和C24组成；所述功率驱动芯片U4的引脚HIN通过串联的电阻R34和R33与所述分频移相电路1-1的A相输出端OUTPUTA或B相输出端OUTPUTB相接，且通过非极性电容C20接地，所述功率驱动芯片U4的引脚通过电阻R35与电阻R34和电阻R33的连接端相接，且通过非极性电容C21接地，所述功率驱动芯片U4的引脚COM接地，所述功率驱动芯片U4的引脚VCC和二极管D1的正极均与电源VCC相接，所述二极管D1的负极、非极性电容C22的一端和极性电容C23的正极均与功率驱动芯片U4的引脚VB相接，所述非极性电容C22的另一端和极性电容C23的负极均与功率驱动芯片U4的引脚VS相接，所述功率驱动芯片U4的引脚HO通过电阻R36与NMOS晶体管Q1的栅极相接，所述非极性电容C24的一端和电阻R37的一端均与所述NMOS晶体管Q1的栅极相接，所述NMOS晶体管Q1的漏极与电源VCC相接，所述NMOS晶体管Q1的源极、NMOS晶体管Q2的漏极和电阻R37的另一端均与功率驱动芯片U4的引脚VS相接且为所述A相功率放大电路1-2的输出端A-OUT或B相功率放大电路1-3的输出端B-OUT，所述功率驱动芯片U4的引脚LO通过电阻R38与NMOS晶体管Q2的栅极相接，所述电阻R39的一端与所述NMOS晶体管Q1的栅极相接，所述NMOS晶体管Q2的源极和电阻R39的另一端均接地。当所述分频移相电路1-1的A相输出端OUTPUTA或B相输出端OUTPUTB输出高电平时，所述功率驱动芯片U4的引脚HO有驱动输出，NMOS晶体管Q1导通；当所述分频移相电路1-1的A相输出端OUTPUTA或B相输出端OUTPUTB输出低电平时，所述功率驱动芯片U4的引脚LO有驱动输出，NMOS晶体管Q2导通。

具体实施时，所述功率驱动芯片U4采用了芯片IR2103，NMOS晶体管Q1和Q2采用了NMOS晶体管AOT430。

如图5所示，本实施例中，所述波幅控制电路2-1由电位器W1组成，所述电位器W1的滑动端与一个固定端相接且与所述信号发生器电路4的16KHz方波信号输出端16KHz-OUT相接，所述电位器W1的另一个固定端为所述波幅控制电路2-1的输出端；所述选频滤波电路2-2由电阻R22以及级联的一级选频滤波电路和二级选频滤波电路组成，所述一级选频滤波电路由运算放大器U7，电阻R23、R24、R25和R26，以及非极性电容C14和C15组成，所述二级选频滤波电路由运算放大器U8，电阻R27、R28、R29和R30，以及非极性电容C16和C17组成，所述电阻R22的一端和电阻R23的一端均与所述波幅控制电路2-1的输出端相接，所述电阻R22的另一端接地，所述电阻R23的另一端通过电阻R24与运算放大器U7的正向输入端相接，且通过非极性电容C15与运算放大器U7的输出端相接，所述运算放大器U7的正向输入端通过非极性电容C14接地，所述运算放大器U7的反向输入端通过电阻R25接地，且通过电阻R26与运算放大器U7的输出端相接，所述电阻R27的一端与所述运算放大器U7的输出端相接，所述电阻R27的另一端通过电阻R28与运算放大器U8的正向输入端相接，且通过非极性电容C17与运算放大器U8的输出端相接，所述运算放大器U8的正向输入端通过非极性电容C16接地，所述运算放大器U8的反向输入端通过电阻R29接地，且通过电阻R30与运算放大器U8的输出端相接，所述运算放大器U8的输出端为所述选频滤波电路2-2的输出端；所述激磁电源功率放大电路2-3由集成功率放大电路U9、电阻R31和R32以及非极性电容C18和C19组成，所述集成功率放大电路U9的反向输入端与所述选频滤波电路3-2的输出端相接，且通过并联的电阻R32和非极性电容C19与运算放大器U9的输出端相接，所述集成功率放大电路U9的正向输入端通过并联的电阻R31非极性电容C18接地，所述集成功率放大电路U9的输出端为所述陀螺激磁电源2的相敏解调基准信号输出端JC。

具体实施时，所述运算放大器U7和U8均采用了低噪声高精度运算放大器芯片OP27，其输入转换速率高(可达2.8V/μS)，噪声小(4.5nV/√Hzmaxat1kHz)，输入失调电压温漂小(达到0.2μV/℃)，并且适用于表面贴装，有助于减小电路体积。所述集成功率放大电路U9采用了驱动能力强的运算放大器芯片OPA2541。

如图6所示，本实施例中，所述前置放大电路3-3由运算放大器IC1，非极性电容C1，以及电阻R1、R01和R01f组成，所述非极性电容C1的一端为所述前置放大电路3-3的输入端Uin且与所述陀螺信号器5-3的角速率信号输出端相接，所述非极性电容C1的另一端通过电阻R1与所述运算放大器IC1的反向输入端相接，所述电阻R01f的一端与所述运算放大器IC1的反相输入端相接，所述电阻R01f的另一端与所述运算放大器IC1的输出端相接，所述运算放大器IC1的同相输入端通过电阻R01接地；

所述同步相敏解调电路3-4由比较器COMP1，运算放大器IC2-1，运算放大器IC2-2，运算放大器IC2-3，非极性电容Cf1，电子模拟开关S1，以及电阻R2A、R2B、R3、R4、R5和R2F组成，所述电阻R2A的一端和电阻R2B的一端均与运算放大器IC1的输出端相接，所述电阻R2A的另一端与运算放大器IC2-1的正向输入端相接，所述电阻R2B的另一端与运算放大器IC2-1的反向输入端、运算放大器IC2-2的反相输入端、电阻R3的一端和电阻R2F的一端相接，所述运算放大器IC2-2的正向输入端与电阻R4的一端相接，所述电阻R3的另一端和电阻R4的另一端均接地，所述运算放大器IC2-1的输出端与电子模拟开关S1的常闭端相接，所述运算放大器IC2-2的输出端与电子模拟开关S1的常开端相接，所述比较器COMP1的反向输入端通过电阻R5与所述陀螺激磁电源2的相敏解调基准信号输出端JC相接，所述比较器COMP1的输出端、非极性电容Cf1的一端和运算放大器IC2-3的反向输入端均与电子模拟开关S1的公共端相接，所述比较器COMP1的正向输入端和运算放大器IC2-3的正向输入端均接地，所述非极性电容Cf1的另一端和电阻R2F的另一端均与所述运算放大器IC2-3的输出端相接且为所述同步相敏解调电路3-4的输出端。

具体实施时，所述电子模拟开关S1采用了高速电子模拟开关，开关转换性能好。

如图6所示，本实施例中，所述低通滤波电路3-5由运算放大器IC3和非极性电容C2，以及电阻R6、R7、R8和R9组成；所述电阻R6的一端与所述同步相敏解调电路3-4的输出端相接，所述电阻R6的另一端与非极性电容C2的一端和电阻R7的一端相接，所述电阻R7的另一端和电阻R9的一端均与所述运算放大器IC3的反向输入端相接，所述运算放大器IC3的正向输入端与所述电阻R8的一端相接，所述非极性电容C2的另一端和电阻R8的另一端均接地，所述电阻R9的另一端与所述运算放大器IC3的输出端相接且为所述低通滤波电路3-5的输出端。

如图6所示，本实施例中，所述陷波校正电路3-6由运算放大器IC4和IC5，电阻R10、R11、R12、R13、R14、R15、R16、R17和R18，以及非极性电容C4、C5、C6、C7和C8组成，所述电阻R10的一端与所述低通滤波电路3-5的输出端相接，所述电阻R10的另一端与非极性电容C4的一端和电阻R12的一端相接，所述电阻R12的另一端与电阻R13的一端和非极性电容C5的一端相接，所述电阻R13的另一端和非极性电容C6的一端均与所述运算放大器IC4的正向输入端相接，所述运算放大器IC4的反向输入端与电阻R14的一端和非极性电容C7的一端相接，所述非极性电容C7的另一端、电阻R15的一端和电阻R16的一端均与所述运算放大器IC4的输出端相接，所述非极性电容C4的另一端、非极性电容C5的另一端、非极性电容C6的另一端和电阻R15的另一端均与电阻R11的一端相接，所述电阻R16的另一端、电阻R18的一端和非极性电容C8的一端均与所述运算放大器IC5的正向输入端相接，所述运算放大器IC5的反向输入端与电阻R17的一端相接，所述电阻R11的另一端、电阻R14的另一端和电阻R17的另一端均接地，所述电阻R18的另一端和非极性电容C8的另一端均与所述运算放大器IC5的输出端相接且为所述陷波校正电路3-6的输出端。

如图6所示，本实施例中，所述伺服控制功率放大电路3-7由运算放大器IC6，电阻R19、R20和R21，以及非极性电容C9和C10组成；所述电阻R19的一端与所述陷波校正电路3-6的输出端相接，所述电阻R19的另一端、非极性电容C9的一端和电阻R20的一端均与所述运算放大器IC6的反向输入端相接，所述电阻R21的一端和非极性电容C10的一端均与所述运算放大器IC6的正向输入端相接，所述电阻R21的另一端和非极性电容C10的另一端均接地，所述非极性电容C9的另一端和电阻R20的另一端均与所述运算放大器IC6的输出端相接且为所述伺服控制功率放大电路3-7的输出端且输出角速率信号Uout。

具体实施时，所述运算放大器IC1、运算放大器IC2-1、运算放大器IC2-2、运算放大器IC2-3、运算放大器IC3、运算放大器IC4、运算放大器IC5和运算放大器IC6均采用了低噪声高精度运算放大器芯片OP27，其输入转换速率高(可达2.8V/μS)，噪声小(4.5nV/√Hzmaxat1kHz)，输入失调电压温漂小(达到0.2μV/℃)，并且适用于表面贴装，有助于减小电路体积。

本实用新型第一路伺服控制电路3-1和第二路伺服控制电路3-2的工作原理及工作过程是：所述陀螺信号器5-3输出的角速率信号经过前置放大电路3-3进行放大后再连接到第二级放大电路和第三级放大电路进行信号放大，第二级放大电路和第三级放大电路受比较器COMP1控制决定分时工作状态，经过同步相敏解调电路3-4解调的输出信号连接到低通滤波电路3-5，再连接到陷波校正电路3-6，然后再连接到伺服控制功率放大电路3-7进行功率放大，输出角速率信号Uout。其中，第二级放大电路和第三级放大电路的分时工作状态是指，当第二级放大电路与积分电路级联时，第三级放大电路处于断开状态，当第三级放大电路与积分电路级联时，第二级放大电路处于断开状态。其中，所述陀螺信号器5-3是用来检测动力调谐陀螺仪5的壳体相对陀螺仪转子自转轴的偏角并将其转化为电信号的，所述陀螺信号器5-3的输出为第一路伺服控制电路3-1和第二路伺服控制电路3-2的输入，经第一路伺服控制电路3-1和第二路伺服控制电路3-2产生的电流输出给力矩器5-2，形成一个绕陀螺仪输出轴的力矩，使陀螺仪产生进动以跟随壳体的运动，当这一进动的角速度与输入的角速度大小相等且方向相反时，陀螺仪主轴达到了新的平衡状态；第一路伺服控制电路3-1和第二路伺服控制电路3-2的作用就是控制陀螺仪的转子偏角趋近于零的。

另外，具体实施时，采用厚膜混合集成工艺、多层布线成膜工艺和高密度组装技术将所述陀螺电机电源1、陀螺激磁电源2、伺服控制电路和信号发生器电路4集成在同一微电路模块上，采用96％的AL2O3陶瓷基板，其导热系数好，强度高。本实用新型电路模块集成度高、可靠性好，相关的功能集成于一体，使用方便，实用性强，其工作温度可以满足-55℃～125℃的严酷条件。

以上所述，仅是本实用新型的较佳实施例，并非对本实用新型作任何限制，凡是根据本实用新型技术实质对以上实施例所作的任何简单修改、变更以及等效结构变化，均仍属于本实用新型技术方案的保护范围内。

Claims (10)

1.一种动力调谐陀螺仪控制电路，其特征在于：包括用于为动力调谐陀螺仪(5)中的陀螺电机(5-1)供电的陀螺电机电源(1)、用于输出相敏解调基准信号的陀螺激磁电源(2)和用于对动力调谐陀螺仪(5)中的力矩器(5-2)进行闭环控制的伺服控制电路，以及用于为陀螺电机电源(1)和陀螺激磁电源(2)提供分频信号的信号发生器电路(4)，所述陀螺电机电源(1)、陀螺激磁电源(2)、伺服控制电路和信号发生器电路(4)均集成在同一电路模块上；所述陀螺电机电源(1)由分频移相电路(1-1)和与所述分频移相电路(1-1)相接的电机电源功率放大电路组成，所述分频移相电路(1-1)与信号发生器电路(4)相接；所述陀螺激磁电源(2)由依次相接的波幅控制电路(2-1)、选频滤波电路(2-2)和激磁电源功率放大电路(2-3)组成，所述波幅控制电路(2-1)与信号发生器电路(4)相接；所述伺服控制电路由第一路伺服控制电路(3-1)和第二路伺服控制电路(3-2)组成，所述第一路伺服控制电路(3-1)和第二路伺服控制电路(3-2)均由依次相接的前置放大电路(3-3)、同步相敏解调电路(3-4)、低通滤波电路(3-5)、陷波校正电路(3-6)和伺服控制功率放大电路(3-7)组成，所述前置放大电路(3-3)与动力调谐陀螺仪(5)中的陀螺信号器(5-3)的输出端相接。

2.按照权利要求1所述的动力调谐陀螺仪控制电路，其特征在于：所述信号发生器电路(4)由晶体振荡器Y、二进制计数分频器U1和电阻R41组成，所述晶体振荡器Y的一端与所述二进制计数分频器U1的引脚CIN相接，所述晶体振荡器Y的另一端与所述二进制计数分频器U1的引脚OUT相接，所述电阻R41并联在晶体振荡器Y的两端之间，所述二进制计数分频器U1的引脚VCC与电源VCC相接，所述二进制计数分频器U1的引脚RST和引脚GND均接地，所述二进制计数分频器U1的引脚Q7为所述信号发生器电路(4)的2KHz方波信号输出端2KHz-OUT，所述二进制计数分频器U1的引脚Q10为所述信号发生器电路(4)的16KHz方波信号输出端16KHz-OUT。

3.按照权利要求2所述的动力调谐陀螺仪控制电路，其特征在于：所述分频移相电路(1-1)为输出相位差为90°的两相方波信号的分频移相电路，所述电机电源功率放大电路由均与所述分频移相电路(1-1)相接的A相功率放大电路(1-2)和B相功率放大电路(1-3)组成。

4.按照权利要求3所述的动力调谐陀螺仪控制电路，其特征在于：所述分频移相电路(1-1)由D触发器U2A和U2B，以及电阻R40和非极性电容C25组成，所述D触发器U2A的时钟端引脚CK和D触发器U2B的时钟端引脚CK均与所述信号发生器电路(4)的2KHz方波信号输出端2KHz-OUT相接，所述D触发器U2A的电源端引脚VCC与电源VCC相接，所述D触发器U2B的接地端引脚GND接地，所述D触发器U2A的清零端引脚CLR和D触发器U2B的清零端引脚CLR均通过电阻R40与电源VCC相接，且通过非极性电容C25接地，所述D触发器U2A的输入端引脚D1与D触发器U2B的负输出端引脚相接，所述D触发器U2B的输入端引脚D2与D触发器U2A的正输出端引脚Q1相接，所述D触发器U2A的负输出端引脚为所述分频移相电路(1-1)的A相输出端OUTPUTA，所述D触发器U2B的正输出端引脚Q2为所述分频移相电路(1-1)的B相输出端OUTPUTB。

5.按照权利要求4所述的动力调谐陀螺仪控制电路，其特征在于：所述A相功率放大电路(1-2)和B相功率放大电路(1-3)均由功率驱动芯片U4，NMOS晶体管Q1和Q2，二极管D1，电阻R33、R34、R35、R36、R37、R38和R39，极性电容C23，以及非极性电容C20、C21、C22和C24组成；所述功率驱动芯片U4的引脚HIN通过串联的电阻R34和R33与所述分频移相电路(1-1)的A相输出端OUTPUTA或B相输出端OUTPUTB相接，且通过非极性电容C20接地，所述功率驱动芯片U4的引脚通过电阻R35与电阻R34和电阻R33的连接端相接，且通过非极性电容C21接地，所述功率驱动芯片U4的引脚COM接地，所述功率驱动芯片U4的引脚VCC和二极管D1的正极均与电源VCC相接，所述二极管D1的负极、非极性电容C22的一端和极性电容C23的正极均与功率驱动芯片U4的引脚VB相接，所述非极性电容C22的另一端和极性电容C23的负极均与功率驱动芯片U4的引脚VS相接，所述功率驱动芯片U4的引脚HO通过电阻R36与NMOS晶体管Q1的栅极相接，所述非极性电容C24的一端和电阻R37的一端均与所述NMOS晶体管Q1的栅极相接，所述NMOS晶体管Q1的漏极与电源VCC相接，所述NMOS晶体管Q1的源极、NMOS晶体管Q2的漏极和电阻R37的另一端均与功率驱动芯片U4的引脚VS相接且为所述A相功率放大电路(1-2)的输出端A-OUT或B相功率放大电路(1-3)的输出端B-OUT，所述功率驱动芯片U4的引脚LO通过电阻R38与NMOS晶体管Q2的栅极相接，所述电阻R39的一端与所述NMOS晶体管Q1的栅极相接，所述NMOS晶体管Q2的源极和电阻R39的另一端均接地。

6.按照权利要求2所述的动力调谐陀螺仪控制电路，其特征在于：所述波幅控制电路(2-1)由电位器W1组成，所述电位器W1的滑动端与一个固定端相接且与所述信号发生器电路(4)的16KHz方波信号输出端16KHz-OUT相接，所述电位器W1的另一个固定端为所述波幅控制电路(2-1)的输出端；所述选频滤波电路(2-2)由电阻R22以及级联的一级选频滤波电路和二级选频滤波电路组成，所述一级选频滤波电路由运算放大器U7，电阻R23、R24、R25和R26，以及非极性电容C14和C15组成，所述二级选频滤波电路由运算放大器U8，电阻R27、R28、R29和R30，以及非极性电容C16和C17组成，所述电阻R22的一端和电阻R23的一端均与所述波幅控制电路(2-1)的输出端相接，所述电阻R22的另一端接地，所述电阻R23的另一端通过电阻R24与运算放大器U7的正向输入端相接，且通过非极性电容C15与运算放大器U7的输出端相接，所述运算放大器U7的正向输入端通过非极性电容C14接地，所述运算放大器U7的反向输入端通过电阻R25接地，且通过电阻R26与运算放大器U7的输出端相接，所述电阻R27的一端与所述运算放大器U7的输出端相接，所述电阻R27的另一端通过电阻R28与运算放大器U8的正向输入端相接，且通过非极性电容C17与运算放大器U8的输出端相接，所述运算放大器U8的正向输入端通过非极性电容C16接地，所述运算放大器U8的反向输入端通过电阻R29接地，且通过电阻R30与运算放大器U8的输出端相接，所述运算放大器U8的输出端为所述选频滤波电路(2-2)的输出端；所述激磁电源功率放大电路(2-3)由集成功率放大电路U9、电阻R31和R32以及非极性电容C18和C19组成，所述集成功率放大电路U9的反向输入端与所述选频滤波电路3-2的输出端相接，且通过并联的电阻R32和非极性电容C19与运算放大器U9的输出端相接，所述集成功率放大电路U9的正向输入端通过并联的电阻R31非极性电容C18接地，所述集成功率放大电路U9的输出端为所述陀螺激磁电源(2)的相敏解调基准信号输出端JC。

7.按照权利要求1所述的动力调谐陀螺仪控制电路，其特征在于：所述前置放大电路(3-3)由运算放大器IC1，非极性电容C1，以及电阻R1、R01和R01f组成，所述非极性电容C1的一端为所述前置放大电路(3-3)的输入端Uin且与所述陀螺信号器(5-3)的角速率信号输出端相接，所述非极性电容C1的另一端通过电阻R1与所述运算放大器IC1的反向输入端相接，所述电阻R01f的一端与所述运算放大器IC1的反相输入端相接，所述电阻R01f的另一端与所述运算放大器IC1的输出端相接，所述运算放大器IC1的同相输入端通过电阻R01接地；

所述同步相敏解调电路(3-4)由比较器COMP1，运算放大器IC2-1，运算放大器IC2-2，运算放大器IC2-3，非极性电容Cf1，电子模拟开关S1，以及电阻R2A、R2B、R3、R4、R5和R2F组成，所述电阻R2A的一端和电阻R2B的一端均与运算放大器IC1的输出端相接，所述电阻R2A的另一端与运算放大器IC2-1的正向输入端相接，所述电阻R2B的另一端与运算放大器IC2-1的反向输入端、运算放大器IC2-2的反相输入端、电阻R3的一端和电阻R2F的一端相接，所述运算放大器IC2-2的正向输入端与电阻R4的一端相接，所述电阻R3的另一端和电阻R4的另一端均接地，所述运算放大器IC2-1的输出端与电子模拟开关S1的常闭端相接，所述运算放大器IC2-2的输出端与电子模拟开关S1的常开端相接，所述比较器COMP1的反向输入端通过电阻R5与所述陀螺激磁电源(2)的相敏解调基准信号输出端JC相接，所述比较器COMP1的输出端、非极性电容Cf1的一端和运算放大器IC2-3的反向输入端均与电子模拟开关S1的公共端相接，所述比较器COMP1的正向输入端和运算放大器IC2-3的正向输入端均接地，所述非极性电容Cf1的另一端和电阻R2F的另一端均与所述运算放大器IC2-3的输出端相接且为所述同步相敏解调电路(3-4)的输出端。

8.按照权利要求1所述的动力调谐陀螺仪控制电路，其特征在于：所述低通滤波电路(3-5)由运算放大器IC3和非极性电容C2，以及电阻R6、R7、R8和R9组成；所述电阻R6的一端与所述同步相敏解调电路(3-4)的输出端相接，所述电阻R6的另一端与非极性电容C2的一端和电阻R7的一端相接，所述电阻R7的另一端和电阻R9的一端均与所述运算放大器IC3的反向输入端相接，所述运算放大器IC3的正向输入端与所述电阻R8的一端相接，所述非极性电容C2的另一端和电阻R8的另一端均接地，所述电阻R9的另一端与所述运算放大器IC3的输出端相接且为所述低通滤波电路(3-5)的输出端。

9.按照权利要求1所述的动力调谐陀螺仪控制电路，其特征在于：所述陷波校正电路(3-6)由运算放大器IC4和IC5，电阻R10、R11、R12、R13、R14、R15、R16、R17和R18，以及非极性电容C4、C5、C6、C7和C8组成，所述电阻R10的一端与所述低通滤波电路(3-5)的输出端相接，所述电阻R10的另一端与非极性电容C4的一端和电阻R12的一端相接，所述电阻R12的另一端与电阻R13的一端和非极性电容C5的一端相接，所述电阻R13的另一端和非极性电容C6的一端均与所述运算放大器IC4的正向输入端相接，所述运算放大器IC4的反向输入端与电阻R14的一端和非极性电容C7的一端相接，所述非极性电容C7的另一端、电阻R15的一端和电阻R16的一端均与所述运算放大器IC4的输出端相接，所述非极性电容C4的另一端、非极性电容C5的另一端、非极性电容C6的另一端和电阻R15的另一端均与电阻R11的一端相接，所述电阻R16的另一端、电阻R18的一端和非极性电容C8的一端均与所述运算放大器IC5的正向输入端相接，所述运算放大器IC5的反向输入端与电阻R17的一端相接，所述电阻R11的另一端、电阻R14的另一端和电阻R17的另一端均接地，所述电阻R18的另一端和非极性电容C8的另一端均与所述运算放大器IC5的输出端相接且为所述陷波校正电路(3-6)的输出端。

10.按照权利要求1所述的动力调谐陀螺仪控制电路，其特征在于：所述伺服控制功率放大电路(3-7)由运算放大器IC6，电阻R19、R20和R21，以及非极性电容C9和C10组成；所述电阻R19的一端与所述陷波校正电路(3-6)的输出端相接，所述电阻R19的另一端、非极性电容C9的一端和电阻R20的一端均与所述运算放大器IC6的反向输入端相接，所述电阻R21的一端和非极性电容C10的一端均与所述运算放大器IC6的正向输入端相接，所述电阻R21的另一端和非极性电容C10的另一端均接地，所述非极性电容C9的另一端和电阻R20的另一端均与所述运算放大器IC6的输出端相接且为所述伺服控制功率放大电路(3-7)的输出端且输出角速率信号Uout。