CN204809227U - 基于高压led芯片的隔离结构 - Google Patents
基于高压led芯片的隔离结构 Download PDFInfo
- Publication number
- CN204809227U CN204809227U CN201520453460.XU CN201520453460U CN204809227U CN 204809227 U CN204809227 U CN 204809227U CN 201520453460 U CN201520453460 U CN 201520453460U CN 204809227 U CN204809227 U CN 204809227U
- Authority
- CN
- China
- Prior art keywords
- isolation
- etch areas
- substrate
- led epitaxial
- road
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn - After Issue
Links
Landscapes
- Led Devices (AREA)
Abstract
本实用新型公开了一种基于高压LED芯片的隔离结构及隔离方法,隔离结构包括衬底及若干位于衬底上的高压LED外延结构,隔离结构上定义有第一刻蚀区域和第二刻蚀区域,第二刻蚀区域环绕于第一刻蚀区域外围,第一刻蚀区域内包括若干第一切割道和第一隔离道,第一隔离道的刻蚀至衬底,第一切割道的刻蚀深度小于第一隔离道的刻蚀深度,第二刻蚀区域为深刻蚀区域。本实用新型大大提高了第一刻蚀区域内的高压LED芯片良品率,而由于第一刻蚀区域的面积远远大于第二刻蚀区域的面积,因此能够有效提高高压LED芯片的良品率,提高了隔离的效益。
Description
技术领域
本实用新型涉及半导体发光器件技术领域,尤其涉及一种基于高压LED芯片的隔离结构。
背景技术
发光二极管(Light-EmittingDiode,LED)为一种固态半导体元件,其至少包含一P-N结,此P-N结形成于P型半导体与N型半导体之间。当于P-N上施予一定程度的偏压时,P型半导体中的空穴与N型半导体中的电子会结合而发光,此光产生的区域称为发光区。
LED的主要特征在于尺寸小、发光效率高、寿命长、反应快速、可靠度高和色度良好,目前已广泛使用在显示、照明、汽车、植物照明等领域。
单颗的LED芯片通常电压较低,为了得到高压LED芯片通常是将多颗LED芯片串联,因此在封装时需在晶圆上进行隔离工艺。现有技术中高压LED芯片做隔离(isolation)时一般采用两种方法:
一、切割道和隔离沟道全部通过等离子体刻蚀(ICP)到蓝宝石衬底;
二、只有隔离沟道通过等离子刻蚀(ICP)到蓝宝石衬底。
方法一的缺点是光刻胶会被隔离成一个个孤岛,硬烤后内缩严重,导致等离子刻蚀后线条变形;方法二的缺点是由于边缘的光刻胶较厚,做完等离子刻蚀后边缘区域会出现局部刻蚀未尽,此区域外延N型半导体层相连,导致无法在研磨前对晶圆上的芯片进行抽测(COW)。
因此,针对上述技术问题,有必要提供一种基于高压LED芯片的隔离结构。
实用新型内容
本实用新型的目的在于提供一种基于高压LED芯片的隔离结构。
为了实现上述目的,本实用新型实施例提供的技术方案如下:
一种基于高压LED芯片的隔离结构,所述隔离结构包括衬底及若干位于衬底上的高压LED外延结构,所述高压LED外延结构包括通过串联电极串联的第一LED外延结构和第二LED外延结构,相邻所述高压LED外延结构之间定义有切割道,每个高压LED外延结构中的第一LED外延结构和第二LED外延结构之间定义有隔离道,所述隔离结构上定义有第一刻蚀区域和第二刻蚀区域,所述第二刻蚀区域环绕于第一刻蚀区域外围,所述第一刻蚀区域内包括若干第一切割道和第一隔离道,所述第一隔离道的刻蚀至衬底,第一切割道的刻蚀深度小于第一隔离道的刻蚀深度,第二刻蚀区域内包括若干第二切割道和第二隔离道,第二切割道和第二隔离道均刻蚀至衬底。
作为本实用新型的进一步改进,所述第二刻蚀区域为衬底上边缘2~10排高压LED外延结构所在的区域。
作为本实用新型的进一步改进,所述第二刻蚀区域为衬底上边缘2排高压LED外延结构所在的区域。
为了实现上述目的,本实用新型实施例提供的另一技术方案如下:
一种基于高压LED芯片的隔离结构,所述隔离结构包括衬底及若干位于衬底上的高压LED外延结构,所述高压LED外延结构包括串联形成的第一LED外延结构和第二LED外延结构,相邻所述高压LED外延结构之间定义有切割道,每个高压LED外延结构中的第一LED外延结构和第二LED外延结构之间定义有隔离道,所述隔离结构上定义有第一刻蚀区域和第二刻蚀区域,所述第二刻蚀区域环绕于第一刻蚀区域外围,所述第一刻蚀区域内包括若干第一切割道和第一隔离道,所述第一隔离道的刻蚀至衬底,第一切割道的刻蚀深度小于第一隔离道的刻蚀深度,第二刻蚀区域全部刻蚀至衬底。
作为本实用新型的进一步改进,所述第二刻蚀区域为衬底上边缘宽度1~5cm所在的区域。
作为本实用新型的进一步改进,所述第二刻蚀区域为衬底上边缘宽度1cm所在的区域。
本实用新型的有益效果是:
在第一刻蚀区域内的隔离道进行深刻蚀至衬底,切割道刻蚀深度较低,而在第一刻蚀区域外围的第二刻蚀区域中的隔离道和切割道全部进行深刻蚀至衬底,如此虽然第二刻蚀区域内的高压LED芯片良品率不高,但大大提高了第一刻蚀区域内的高压LED芯片良品率,而由于第一刻蚀区域的面积远远大于第二刻蚀区域的面积,因此能够有效提高高压LED芯片的良品率,提高了隔离的效益;
在第一刻蚀区域内的隔离道进行深刻蚀至衬底,切割道刻蚀深度较低,而在第一刻蚀区域外围的第二刻蚀区域全部进行深刻蚀至衬底,如此虽然浪费了第二刻蚀区域,但大大提高了第一刻蚀区域内的高压LED芯片良品率,而由于第一刻蚀区域的面积远远大于第二刻蚀区域的面积,因此能够有效提高高压LED芯片的良品率,提高了隔离的效益。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型中记载的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本实用新型中隔离结构的平面局部示意图。
图2为本实用新型第一实施方式中高压LED封装结构的示意图。
图3为本实用新型第一实施方式隔离结构中隔离道和切割道的示意图。
图4a、4b分别为本实用新型第一实施方式中第一刻蚀区域和第二刻蚀区域的示意图。
图5为本实用新型第二实施方式中第一刻蚀区域可第二刻蚀区域的示意图。
具体实施方式
为了使本技术领域的人员更好地理解本实用新型中的技术方案,下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本实用新型保护的范围。
本实用新型公开了一种基于高压LED芯片的隔离结构,隔离结构包括衬底(或晶圆)及若干位于衬底上的高压LED外延结构,高压LED外延结构包括通过串联电极串联的第一LED外延结构和第二LED外延结构,相邻高压LED外延结构之间定义有切割道,每个高压LED外延结构中的第一LED外延结构和第二LED外延结构之间定义有隔离道,隔离结构上定义有第一刻蚀区域和第二刻蚀区域,第二刻蚀区域环绕于第一刻蚀区域外围。
现有技术中,衬底上高压LED外延结构的切割道和隔离道采用统一的刻蚀工艺,两者的刻蚀深度相同,而本实用新型中,将刻蚀区域分为第一刻蚀区域和第二刻蚀区域,第二刻蚀区域进行深刻蚀,而第一刻蚀区域只对隔离道深刻蚀至衬底。其中,对第二刻蚀区域进行深刻蚀可以对第二刻蚀区域内的隔离道和切割道进行深刻蚀至衬底,或将第二刻蚀区域全部外延层进行深刻蚀至衬底,上述两种方法均属于对衬底外围的结构进行深刻蚀,防止内部高压LED外延结构上的光刻胶形成孤岛,避免了ICP刻蚀后线条变形的问题,属于一个总的实用新型构思。
参图1所示,在本实用新型的第一实施方式中,隔离结构100包括衬底10(或晶圆)及若干位于衬底上的高压LED外延结构20,高压LED外延结构20在衬底10上呈阵列排布。
高压LED外延结构20位于衬底上,形成高压LED芯片,本实施方式中的芯片为常规高压(6V)LED芯片。参图2所示,高压LED外延结构20包括第一LED外延结构21和第二LED外延结构22,第一LED外延结构21和第二LED外延结构22上分别形成有P电极211和N电极221,第一LED外延结构21和第二LED外延结构22通过串联电极231串联连接,第一LED外延结构21包括MESA区域212和位于MESA区域上的透明导电层213,第二LED外延结构22包括MESA区域222和位于MESA区域上的透明导电层223,在串联电极231的下方还设有电流阻挡层232(或绝缘层)。
结合图3所示,相邻高压LED外延结构之间定义有切割道b和c,每个高压LED外延结构中的第一LED外延结构和第二LED外延结构之间定义有隔离道a。
结合图4a、4b所示,本实施方式中隔离结构100上定义有第一刻蚀区域101(图4a)和第二刻蚀区域102(图4b),第二刻蚀区域102环绕于第一刻蚀区域101外围。其中,本实施方式中第一刻蚀区域101内包括若干第一切割道和第一隔离道,刻蚀时仅仅对第一隔离道进行深刻蚀至衬底,而第一切割道的刻蚀深度小于第一隔离道的刻蚀深度;而第二刻蚀区域102内包括若干第二切割道和第二隔离道,刻蚀时全部进行深刻蚀至衬底。同时,在第一刻蚀区域101和第二刻蚀区域102交界处的切割道也进行深刻蚀至衬底。
其中,第二刻蚀区域102为衬底上边缘2~10排高压LED外延结构所在的区域,本实施方式中以2排为例进行说明,在其他实施方式中可以根据工艺设置为其他数目。
本实施方式中,基于高压LED芯片的隔离方法具体包括:
1)通过MOCVD在衬底(蓝宝石等)上生长GaN外延层,形成高压LED外延结构;
2)芯片正常MESA制作;
3)采用SiO2、光刻胶作为掩膜进行ICP刻蚀,隔离芯片,第一刻蚀区域内的第一隔离道进行深刻蚀至衬底,第一切割道刻蚀深度小于第一隔离道的刻蚀深度,第二刻蚀区域内的第二隔离道和第二切割道全部深刻蚀至衬底;
4)电流阻挡层/绝缘层制作;
5)透明导电层制作;
6)制作SiO2保护层、金属电极。
参图5所示,在本实用新型的第二实施方式中,隔离结构200包括衬底(或晶圆)及若干位于衬底上的高压LED外延结构,高压LED外延结构在衬底上呈阵列排布。
结合图2、图3所示,本实施方式中高压LED外延结构与第一实施方式中完全相同,在此不再进行赘述。
本实施方式中,隔离结构200定义有第一刻蚀区域201和第二刻蚀区域202,第二刻蚀区域202环绕于第一刻蚀区域201外围。其中,本实施方式中第一刻蚀区域201内包括若干第一切割道和第一隔离道,刻蚀时仅仅对第一隔离道进行深刻蚀至衬底,而第一切割道的刻蚀深度小于第一隔离道的刻蚀深度;而第二刻蚀区域202全部深刻蚀至衬底。
其中,第二刻蚀区域202为衬底边缘宽度1~5cm所在的区域,优选地,本实施方式中以衬底边缘宽度1cm所在的区域为例进行说明,在其他实施方式中第二刻蚀区域的大小可以进行适应性变化。
本实施方式中,基于高压LED芯片的隔离方法具体包括:
1)通过MOCVD在衬底(蓝宝石等)上生长GaN外延层,形成高压LED外延结构;
2)芯片正常MESA制作;
3)采用SiO2、光刻胶作为掩膜进行ICP刻蚀,隔离芯片,第一刻蚀区域内的第一隔离道进行深刻蚀至衬底,第一切割道刻蚀深度小于第一隔离道的刻蚀深度,第二刻蚀区域全部深刻蚀至衬底;
4)电流阻挡层/绝缘层制作;
5)透明导电层制作;
6)制作SiO2保护层、金属电极。
由以上技术方案可以看出,与现有技术相比,本实用新型具有以下有益效果:
在第一刻蚀区域内的隔离道进行深刻蚀至衬底,切割道刻蚀深度较低,而在第一刻蚀区域外围的第二刻蚀区域中的隔离道和切割道全部进行深刻蚀至衬底,如此虽然第二刻蚀区域内的高压LED芯片良品率不高,但大大提高了第一刻蚀区域内的高压LED芯片良品率,而由于第一刻蚀区域的面积远远大于第二刻蚀区域的面积,因此能够有效提高高压LED芯片的良品率,提高了隔离的效益;
在第一刻蚀区域内的隔离道进行深刻蚀至衬底,切割道刻蚀深度较低,而在第一刻蚀区域外围的第二刻蚀区域全部进行深刻蚀至衬底,如此虽然浪费了第二刻蚀区域,但大大提高了第一刻蚀区域内的高压LED芯片良品率,而由于第一刻蚀区域的面积远远大于第二刻蚀区域的面积,因此能够有效提高高压LED芯片的良品率,提高了隔离的效益。
对于本领域技术人员而言,显然本实用新型不限于上述示范性实施例的细节,而且在不背离本实用新型的精神或基本特征的情况下,能够以其他的具体形式实现本实用新型。因此,无论从哪一点来看,均应将实施例看作是示范性的,而且是非限制性的,本实用新型的范围由所附权利要求而不是上述说明限定,因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本实用新型内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外,应当理解,虽然本说明书按照实施方式加以描述,但并非每个实施方式仅包含一个独立的技术方案,说明书的这种叙述方式仅仅是为清楚起见,本领域技术人员应当将说明书作为一个整体,各实施例中的技术方案也可以经适当组合,形成本领域技术人员可以理解的其他实施方式。
Claims (6)
1.一种基于高压LED芯片的隔离结构,所述隔离结构包括衬底及若干位于衬底上的高压LED外延结构,所述高压LED外延结构包括通过串联电极串联的第一LED外延结构和第二LED外延结构,相邻所述高压LED外延结构之间定义有切割道,每个高压LED外延结构中的第一LED外延结构和第二LED外延结构之间定义有隔离道,其特征在于,所述隔离结构上定义有第一刻蚀区域和第二刻蚀区域,所述第二刻蚀区域环绕于第一刻蚀区域外围,所述第一刻蚀区域内包括若干第一切割道和第一隔离道,所述第一隔离道的刻蚀至衬底,第一切割道的刻蚀深度小于第一隔离道的刻蚀深度,第二刻蚀区域内包括若干第二切割道和第二隔离道,第二切割道和第二隔离道均刻蚀至衬底。
2.根据权利要求1所述的基于高压LED芯片的隔离结构,其特征在于,所述第二刻蚀区域为衬底上边缘2~10排高压LED外延结构所在的区域。
3.根据权利要求2所述的基于高压LED芯片的隔离结构,其特征在于,所述第二刻蚀区域为衬底上边缘2排高压LED外延结构所在的区域。
4.一种基于高压LED芯片的隔离结构,所述隔离结构包括衬底及若干位于衬底上的高压LED外延结构,所述高压LED外延结构包括串联形成的第一LED外延结构和第二LED外延结构,相邻所述高压LED外延结构之间定义有切割道,每个高压LED外延结构中的第一LED外延结构和第二LED外延结构之间定义有隔离道,其特征在于,所述隔离结构上定义有第一刻蚀区域和第二刻蚀区域,所述第二刻蚀区域环绕于第一刻蚀区域外围,所述第一刻蚀区域内包括若干第一切割道和第一隔离道,所述第一隔离道的刻蚀至衬底,第一切割道的刻蚀深度小于第一隔离道的刻蚀深度,第二刻蚀区域全部刻蚀至衬底。
5.根据权利要求4所述的基于高压LED芯片的隔离结构,其特征在于,所述第二刻蚀区域为衬底上边缘宽度1~5cm所在的区域。
6.根据权利要求5所述的基于高压LED芯片的隔离结构,其特征在于,所述第二刻蚀区域为衬底上边缘宽度1cm所在的区域。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201520453460.XU CN204809227U (zh) | 2015-06-29 | 2015-06-29 | 基于高压led芯片的隔离结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201520453460.XU CN204809227U (zh) | 2015-06-29 | 2015-06-29 | 基于高压led芯片的隔离结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN204809227U true CN204809227U (zh) | 2015-11-25 |
Family
ID=54594003
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201520453460.XU Withdrawn - After Issue CN204809227U (zh) | 2015-06-29 | 2015-06-29 | 基于高压led芯片的隔离结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN204809227U (zh) |
-
2015
- 2015-06-29 CN CN201520453460.XU patent/CN204809227U/zh not_active Withdrawn - After Issue
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102593284B (zh) | 隔离深沟槽及其高压led芯片的制造方法 | |
CN105552180B (zh) | 一种新型高压led的制作方法 | |
CN101621099B (zh) | 电路结构 | |
CN103456857B (zh) | Led芯片及其制备方法 | |
CN105789400B (zh) | 一种并联结构的led芯片及其制造方法 | |
CN102751400A (zh) | 一种含金属背镀的半导体原件的切割方法 | |
CN102916028A (zh) | 发光二极管阵列及其制造方法 | |
CN103762222A (zh) | 一种模块化阵列式高压led芯片及其制造方法 | |
CN101937958B (zh) | 高光提取效率氮化镓基发光二极管的制备方法 | |
CN103094442A (zh) | 一种氮化物发光二极管及其制备方法 | |
CN102437254A (zh) | 切割分离发光二极管晶片形成发光二极管芯片的方法 | |
CN105895755B (zh) | 一种具有可剥离结构的GaN系发光二极管制作方法 | |
CN105336829A (zh) | 倒装发光二极管结构及其制作方法 | |
CN204809227U (zh) | 基于高压led芯片的隔离结构 | |
CN104934457B (zh) | 基于高压led芯片的隔离结构及隔离方法 | |
CN207977341U (zh) | Led芯片 | |
CN104134724A (zh) | 高压led芯片及其制备方法 | |
TW201327902A (zh) | 發光二極體晶片及其製造方法 | |
TWI420706B (zh) | 發光二極體及其製造方法 | |
CN210805813U (zh) | 一种高可靠度的led芯片 | |
US8823020B2 (en) | Light emitting diode | |
US20120161175A1 (en) | Vertical structure light emitting diode and method of manufacturing the same | |
CN109119409B (zh) | 多合一led芯片及制造方法 | |
CN105895761B (zh) | 一种具有可剥离结构的GaN系发光二极管 | |
CN106206865A (zh) | 一种高压发光二极管及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
AV01 | Patent right actively abandoned |
Granted publication date: 20151125 Effective date of abandoning: 20171010 |
|
AV01 | Patent right actively abandoned |