CN204761450U - 一种基于外差扫频原理的频谱分析仪 - Google Patents

Abstract

本实用新型公开了一种基于外差扫频原理的频谱分析仪，包括FPGA控制电路、预选器、射频放大器、本振信号发生器、混频器、程控低通滤波器、中频放大器、检波器、显示屏。本实用新型基于外差扫频原理，采用Altera公司的CycloneⅢ系列的FPGA电路为控制核心，可对1MHz~70MHz的信号进行频谱分析，频率分辨率可选100kHz，10kHz，1kHz三档，用户可以根据分析信号的需要，选择合理的频率分辨率；以FPGA控制电路为时序控制核心，能够保证外差步进扫频、双频数字检波的时序准确可靠；合理设置扫频步进方案，选择了高性能的器件，采用了滤波，去耦，噪声隔离等技术，提高了频谱分析仪的采样精度和可靠性。

Description

一种基于外差扫频原理的频谱分析仪

技术领域

本实用新型涉及电子测量仪器技术领域，尤其涉及一种频谱分析仪，具体涉及一种基于外差扫频原理的频谱分析仪。

背景技术

频谱分析仪是分析电信号频域特性的有效工具。通过对信号进行频域分析，可以获得被测信号的频率、功率、谐波、杂波、噪声、干扰、失真等信息，可以测量放大器和滤波器电路系统的某些参数，是一种多用途的电子测量仪器，又可以称之为频域示波器。

频谱分析仪一般分为实时频谱分析仪和扫频频谱分析仪。

实时频谱分析仪能实时显示测量信号在某一时刻的所有频率成分，实现的方法通常可以采用多路并联的宽带放大器和带通滤波器，现在这种方法基本淘汰。另外一种实时频谱分析的方法是采用快速傅里叶变换(FFT)的方法，但是这一般无法用于高频范围。

扫频频谱分析仪有调谐滤波式和超外差式两种。目前大量使用的是超外差式频谱分析仪。超外差式频谱分析仪主要包括射频输入衰减器，预选器或低通滤波器，混频器，中频放大器，中频滤波器，检波器，视频放大器，本振，扫描发生器和显示器。

目前，市场上的频谱分析仪已经拥有较全的测量功能，但是仍存在价格昂贵、携带不便、结构复杂、专用性差等问题。

实用新型内容

为了解决上述技术问题，本实用新型提供了一种性能可靠、价格低廉的基于外差扫频原理的频谱分析仪。

本实用新型所采用的技术方案是：

一种基于外差扫频原理的频谱分析仪，包括FPGA控制电路、预选器、射频放大器、本振信号发生器、混频器、程控低通滤波器、中频放大器、检波器及显示屏；

所述的预选器的输入端用于输入待测的输入信号，所述的射频放大器的输入端与预选器的输出端相连用于对输入的待测信号放大，所述的本振信号发生器的输出端和射频放大器的输出端分别连接到混频器的两个输入端，所述的混频器的输出端连接到程控低通滤波器的输入端，所述的程控低通滤波器的输出端连接到中频放大器的输入端，所述的中频放大器的输出端连接到检波器的输入端，所述的FPGA控制电路连接本振信号发生器用于控制本振信号的扫描步进，所述的FPGA控制电路连接程控低通滤波器用于控制频谱测量分辨率，所述的FPGA控制电路连接检波器用于测量中频信号的幅度，所述的FPGA控制电路与显示屏相连用于显示测量结果和输入测量参数。

其中，所述的FPGA控制电路的核心器件为NIOSⅡ嵌入式处理器。

其中，所述的用于滤除测量范围之外的高频噪声的预选器采用7阶无源巴特沃斯低通滤波器，所述7阶无源巴特沃斯低通滤波器的截止频率是120M。

其中，所述的用于对输入信号进行同相放大的射频放大器采用宽带、低失真运放THS3091。

其中，所述的本振信号发生器包括DDS芯片AD9854及其外围供电电路、晶振电路、滤波电路；其中，AD9854供电分为数字供电部分和模拟供电部分；所述供电电路使用LM1085-3.3作为供电稳压芯片；以电容和电感形成的所述滤波电路为7阶无源巴特沃斯低通滤波器，截止频率120MHz，本振信号在1MHz～70MHz的工作范围内不衰减；所述晶振电路是以20.000MHz有源晶振为核心，使用差分接收器MC100LVEL-16将有源晶振的输出时钟由单端信号转换为差分信号，给AD9854提供工作参考时钟。

其中，所述的混频器采用250MHz带宽、电压输出型的模拟乘法器AD835，输入信号的峰峰值不超过±1V。

其中，所述的程控低通滤波器采用LTC1068，将LTC1068的外围电路配置成8阶椭圆低通滤波器形式，所述的程控低通滤波器的截止频率由FPGA控制电路的时钟频率控制。

其中，所述的中频放大器采用宽带、高性能的电压反馈型运放OPA690，将8阶椭圆低通滤波器的输出信号放大。

其中，检波器采用双频数字检波的方法，双频数字检波使用除采样频率不同，其他参数完全相同的两个AD转换器，将信号的瞬时幅值采样进入FPGA控制电路比较采样值的大小，从而得出信号的峰值；其中，两个ADS805的反向输入端连接到同一个2.5V的外部参考电压芯片，同相输入端连接到中频放大器的输出端。

其中，所述的显示屏采用TFTLCD电容式触摸屏，并由FPGA控制电路驱动；

所选用的TFTLCD电容式触摸屏分辨率为800*480，16位真彩显示，支持5点同时触摸。

有益效果：

本实用新型所述的频谱分析仪是基于外差扫频原理，以NIOSⅡ嵌入式处理器为控制核心，能够分析1MHz～70MHz信号的频谱，频率分辨率可选100kHz，10kHz，1kHz三种，并且可以根据用户需求，输入分析的中心频率和带宽。本实用新型所述的频谱分析仪是以FPGA控制电路为时序控制核心，能够保证外差步进扫频、双频数字检波的时序准确可靠；合理设置扫频步进方案，选择了高性能的器件，采用了滤波、去耦、噪声隔离等技术，提高了频谱分析仪的采样精度和可靠性。性能可靠、价格低廉。

附图说明

图1：本实用新型实施例的一种基于外差扫频原理的频谱分析仪的结构图。

图2：本实用新型实施例的预选器电路图。

图3：本实用新型实施例的射频放大器电路图。

图4：本实用新型实施例的扫频步进原理图。

图5(a)：本实用新型实施例的本振信号发生器的主电路图。

图5(b)：本实用新型实施例的本振信号发生器的供电电路电路图。

图5(c)：本实用新型实施例的本振信号发生器的晶振电路电路图。

图5(d)：本实用新型实施例的本振信号发生器的AD9854芯片结构图。

图6：本实用新型实施例的混频器电路图。

图7：本实用新型实施例的程控低通滤波器电路图。

图8：本实用新型实施例的中频放大器电路图。

图9：本实用新型实施例的检波器电路图。

具体实施方式

为了方便本领域普通技术人员理解和实施实用新型，下面结合附图及实施例对本实用新型做进一步的详细描述，应当理解此处所描述的实施示例仅用于说明和解释本实用新型，并不用于限定本实用新型。

图1：本实用新型实施例的一种基于外差扫频原理的频谱分析仪的结构图。如图1所示，本实用新型所述的一种基于外差扫频原理的频谱分析仪，包括FPGA控制电路、预选器、射频放大器、本振信号发生器、混频器、程控低通滤波器、中频放大器、检波器及显示屏；

所述的预选器的输入端用于输入待测的输入信号，所述的射频放大器的输入端与预选器的输出端相连用于对输入的待测信号放大，所述的本振信号发生器的输出端和射频放大器的输出端分别连接到混频器的两个输入端，所述的混频器的输出端连接到程控低通滤波器的输入端，所述的程控低通滤波器的输出端连接到中频放大器的输入端，所述的中频放大器的输出端连接到检波器的输入端，所述的FPGA控制电路连接本振信号发生器用于控制本振信号的扫描步进，所述的FPGA控制电路连接程控低通滤波器用于控制频谱测量分辨率，所述的FPGA控制电路连接检波器用于测量中频信号的幅度，所述的FPGA控制电路与显示屏相连用于显示测量结果和输入测量参数。

在本方案中，所述的FPGA控制电路的核心器件为NIOSⅡ嵌入式处理器。

本实用新型所述的频谱分析仪是基于外差扫频原理，以NIOSⅡ嵌入式处理器为控制核心，能够分析1MHz～70MHz信号的频谱，频率分辨率可选100kHz，10kHz，1kHz三种，并且可以根据用户需求，输入分析的中心频率和带宽。本实用新型所述的频谱分析仪是以FPGA控制电路为时序控制核心，能够保证外差步进扫频、双频数字检波的时序准确可靠；合理设置扫频步进方案，选择了高性能的器件，采用了滤波、去耦、噪声隔离等技术，提高了频谱分析仪的采样精度和可靠性。性能可靠、价格低廉。

图2：本实用新型实施例的预选器电路图。如图2所示，所述的用于滤除测量范围之外的高频噪声的预选器采用7阶无源巴特沃斯低通滤波器，所述7阶无源巴特沃斯低通滤波器的截止频率是120M，能够滤除高频噪声，并保证1MHz～70MHz测量范围内被测信号不衰减。

具体地，所述预选器的电路结构图如图2所示，包括电容C1、电容C2、电容C3、电容C4、电容C5、电容C6、电容C7、电感L1、电感L2、电感L3，所述电容C4的一端接地，所述电容C4的另一端分别连接电感L1的一端、电容C1的一端并且是输入待测信号的输入端，所述电感L1的另一端分别连接电容C5的一端、电感L2的一端、电容C1的另一端、电容C2的一端，所述电容C5的另一端接地，所述电感L2的另一端分别连接电容C6的一端、电感L3的一端、电容C2的另一端、电容C3的一端，所述电容C6的另一端接地，所述电感L3的另一端分别连接电容C7的一端、电容C3的另一端并且是预选器的输出端，所述电容C7的另一端接地。

作为一组优选的实施例参数，所述电容C1的容值为2.2pF、电容C2的容值为12pF、电容C3的容值为8.2pF、电容C4的容值为27pF、电容C5的容值为47pF、电容C6的容值为39pF、电容C7的容值为22pF、电感L1的感抗为82nH、电感L2的感抗为68nH、电感L3的感抗为68nH。

图3：本实用新型实施例的射频放大器电路图。如图3所示，所述的用于对输入信号进行同相放大的射频放大器采用宽带、低失真运放THS3091，将预选器输入的测信号放大+5倍，提高频谱分析仪的测量灵敏度。

具体地，所述射频放大器的电路图如图3所示，包括电阻R1、电阻R2、电阻R3、型号为THS3091的运算放大器U1，所述电阻R1的一端接地，电阻R1的另一端分别连接电阻R2的一端、运算放大器U1的引脚2，所述电阻R2的另一端连接运算放大器U1的引脚6并且是所述射频放大器的信号输出端，所述运算放大器U1的引脚4连接-5V电源，所述运算放大器U1的引脚7连接+5V电源，所述运算放大器U1的引脚3连接电阻R3的一端并且是所述射频放大器的信号输入端，所述电阻R3的另一端接地。所述运算放大器U1的引脚1、引脚8是NC(notconnected)，是内部不连接的管脚，一般忽略。

作为一组优选的实施例参数，所述电阻R1的阻值为249Ω、电阻R2的阻值为1kΩ、电阻R3的阻值为50Ω。

如图5(a)、5(b)、5(c)、5(d)所示，所述的本振信号发生器包括DDS芯片AD9854及其外围供电电路、晶振电路、滤波电路；其中，AD9854供电分为数字供电部分和模拟供电部分；所述供电电路使用LM1085-3.3作为供电稳压芯片；以电容和电感形成的所述滤波电路为7阶无源巴特沃斯低通滤波器，截止频率120MHz，本振信号在1MHz～70MHz的工作范围内不衰减；所述晶振电路是以20.000MHz有源晶振为核心，使用差分接收器MC100LVEL-16将有源晶振的输出时钟由单端信号转换为差分信号，给AD9854提供工作参考时钟。

如图5(a)-5(d)所示，在本振信号发生器电路中，本振信号由可编程控制的DDS芯片AD9854产生，由FPGA控制AD9854的扫频步进。本振信号发生器电路主要组成部分是：主要由芯片AD9854(U2)组成的本振信号产生电路、主要由供电稳压芯片LM1085(U4，U5)组成的供电电路、主要由20.000MHz有源晶振(U6)组成的晶振电路、以及将有源晶振的输出时钟由单端信号转换为差分信号的差分接收器MC100LVEL16(U7)。AD9854的供电电路采用隔离供电的方法分数字部分和模拟部分，是因为所述供电电路部分用了两个稳压芯片LM1085，两个芯片的输入电源是隔离的，两个芯片的输出分别连接到AD9854芯片的AVDD(模拟)引脚、DVDD(数字)引脚。需要说明的是，芯片AD9854的引脚有80个，所以为了简便，将非功能引脚忽略了。位于芯片AD9854右侧且与芯片AD9854相连的所述滤波电路是使用由电容和电感形成的7阶无源巴特沃斯低通滤波器滤波，能够减少噪声干扰。差分接收器MC100lvel16将有源晶振的输出转成差分ECL电平信号CLK，CLKB作为AD9854的工作时钟，即芯片AD9854的参考时钟是由所述晶振电路提供的固定时钟。AD9854内部集成12位的DA转换器，外部接50Ω电阻R4，R5，R6，R7将输出电流转换成电压，选择其中一路IOUT2作为本振信号输出，见图5所示，P1为本振信号输出端口，与混频器电路的引脚1连接。所述的滤波电路是由电容C8、电容C9、电容C10、电容C11、电容C12、电容C13、电容C14、电感L4、电感L5、电感L6组成的7阶无源巴特沃斯低通滤波器，截止频率120MHz，作用是滤除本振信号的噪声。需要说明的是，在电路图中，相同的端名表示是连接的，晶振电路是用DVDD供电的，就是说这个端口和供电稳压芯片LM1085(U5)的输出DVDD是相连的。AD9854采用串行控制，其如下引脚IO_RESET、SDIO、UDCLK、SCLK、CS就是与FPGA控制电路相连的控制引脚。

图6：本实用新型实施例的混频器电路图。如图6所示，混频器采用频率响应范围250MHz，电压输出型的模拟乘法器AD835(U3)，输入信号的峰峰值不超过±1V。本振信号和外部输入的待测信号相乘，得到混频输出。AD835的输出表达式是：其中，该电路的引脚1为本振信号输入端口，引脚8为待测输入信号的输入端口，引脚X2、Y2接地，电容C24、C19的作用是电源滤波。

图4：本实用新型实施例的扫频步进原理图。如图4所示，假设待测输入信号为单频信号f_X，本振信号f_L，经过混频器之后，得到两个频率分量：f_X+f_L和|f_X-f_L|。如果此时本振信号和待测输入信号的差频|f_X-f_L|在频谱分析仪的测量分辨率之内，那么|f_X-f_L|就可以通过程控低通滤波器，检波器在该频点测得一个幅值。为了避免检测零频，提出了一种分两次步进的方法。以10kHz的分辨率为例，扫频时FPGA控制电路先控制AD9854步进7.5kHz，如图(a)所示，再步进2.5kHz，如图(b)所示，两次步进检波器检测到的最大值就是该频点的峰值，此时程控低通滤波器的截止频率是3.75kHz。本实用新型的分辨率可选100kHz，10kHz和1kHz三种。具体实施的步进扫频方案是：当分辨率100kHz，程控低通滤波器的截止频率设置为37.5kHz，分作75kHz和25kHz两次步进；当分辨率10kHz，程控低通滤波器的截止频率设置为3.75kHz，分作7.5kHz和2.5kHz两次步进；当分辨率1kHz，程控低通滤波器的截止频率设置为0.375kHz，分作0.75kHz和0.25kHz两次步进。可见，不同的分辨率，程控低通滤波器的截止频率不一样。

图7：本实用新型实施例的程控低通滤波器电路图。如图7所示，所述的程控低通滤波器采用LTC1068，将LTC1068的外围电路配置成8阶椭圆低通滤波器形式，所述的程控低通滤波器的截止频率由FPGA控制电路的时钟频率控制。可以根据需要将LTC1068(U10)连接外围电路，将电路配置成高通、低通、带通、带阻滤波器。图7将LTC1068配置成8阶椭圆低通滤波器。图7所示的LTC1068是200比率的，意味着滤波器的截止频率与控制时钟的频率的比率是1:200。本实用新型频谱分析仪的分辨率有100kHz,10kHz，1kHz三种，对应滤波器的控制时钟分别是7.5MHz，750kHz，75kHz。如图7所示，LTC1068通过±5V电源供电，输出通过运放(U11)做缓冲。需要说明的是，在图7中，其引脚21clk即为FPGA控制电路的连接端口，clk是时钟，时钟频率决定程控低通滤波器的截止频率。由于FPGA控制电路和程控低通滤波器相连体现的就是这个控制关系。

图8：本实用新型实施例的中频放大器电路图。如图8所示，中频放大器电路采用宽带、高性能的电压反馈型运放OPA690(U8，U9)，将8阶椭圆低通滤波器的输出信号放大。OPA690单位增益可达500MHz，压摆率高达1800V/μs。U8将输出信号放大+10.2倍，U9将信号放大-1倍。U9的反相端和输出之间连接一个反馈电容C30，作用是滤除LTC1068输出的谐波。U9的同相端接2.5V，最终的输出信号叠加2.5V的直流偏置。

图9：本实用新型实施例的检波器电路图。如图9所示，所述检波器采用双频数字检波的方法，双频数字检波使用除采样频率不同，其他参数完全相同的两个AD转换器，将信号的瞬时幅值采样进入FPGA控制电路比较采样值的大小，从而得出信号的峰值；AD转换器采用ADS805，这是一款12位、并行的高速ADS转换器，最高采样速率可以达到20MSPS。图9所示的为其中一个AD转换器的连接电路图。两个ADS805反向输入端连接到相同的2.5V外部参考电压，同相输入端连接到中频放大器的输出端。第19个引脚VREF与第18个引脚SEL之间连接15KΩ(R44)电阻，第18个引脚SEL和第17个引脚GND之间连接10KΩ(R45)电阻，根据ADS805的数据手册，这样连接ADS的满量程测量范围是需要说明的是，由于采用的是双频检波，实际电路是有两个AD转换器的，但是两个的电路是完全一样的，所以在图9中只画了一个示意。

本技术方案采用的显示屏为TFTLCD电容式触摸屏，并由FPGA电路驱动显示。所选用的TFTLCD电容式触摸屏分辨率为800*480，16位真彩显示，支持5点同时触摸。显示屏显示的内容包括：频谱图，扫描的中心频率，扫描的带宽，频率分辨率。频谱图是显示屏的主要部分，频谱图的横轴是频率，纵轴是归一化的信号幅度。因为频谱图窗口的像素点有限，所以如果扫频采集的点数不能在一页显示，用户可以通过翻页观察下一页的频谱图。频谱图还有横、竖各一条测量光标，可以通过移动光标测量感兴趣的频谱线。扫描的中心频率可以通过触摸屏输入，中心频率范围是1MHz～70MHz。本实施例的频率分辨率可选100kHz，10kHz，1kHz，每次进行频谱分析前选择一种分辨率。默认的频率分辨率是10kHz。

本实用新型工作过程如下：

本实用新型基于外差扫频原理，采用Altera公司的CycloneⅢ系列的FPGA电路为控制核心，可对1MHz～70MHz的信号进行频谱分析。频率分辨率可选100kHz，10kHz，1kHz三档，用户可以根据分析信号的需要，选择合理的频率分辨率。频率分辨率过小会增加采样测量时间，频率分辨率过大会影响测量精度。系统默认的频率分辨率是10kHz。进行信号频谱分析之前，用户还需要通过电容式触摸屏输入频谱分析的中心频率和带宽。当参数设置完毕之后，就可以点击“开始”进行频谱测量。测量过程中，显示屏会提示“正在采样”。采样完成后，显示屏会显示“正在绘图”。绘图完成之后，显示屏提示“绘图完成”。每次测量的时间会根据扫频的宽度和测量的分辨率而不同，最大不超过15秒。频谱图绘制完成之后，用户还可以移动横轴方向光标，测量感兴趣的频谱线的幅度大小，移动纵轴方向，可以测量感兴趣的谱线所在的频率位置。如果要进行下一次测量，那么重新输入中心频率，带宽，频率分辨率这些参数，点击“开始”按钮，就可进行下一次测量。

应当理解的是，本说明书未详细阐述的部分均属于现有技术。

应当理解的是，上述针对较佳实施例的描述较为详细，并不能因此而认为是对本实用新型专利保护范围的限制，本领域的普通技术人员在本实用新型的启示下，在不脱离本实用新型权利要求所保护的范围情况下，还可以做出替换或变形，均落入本实用新型的保护范围之内，本实用新型的请求保护范围应以所附权利要求为准。

Claims (10)

1.一种基于外差扫频原理的频谱分析仪，其特征在于，包括FPGA控制电路、预选器、射频放大器、本振信号发生器、混频器、程控低通滤波器、中频放大器、检波器及显示屏；

所述的预选器的输入端用于输入待测的输入信号，所述的射频放大器的输入端与预选器的输出端相连用于对输入的待测信号放大，所述的本振信号发生器的输出端和射频放大器的输出端分别连接到混频器的两个输入端，所述的混频器的输出端连接到程控低通滤波器的输入端，所述的程控低通滤波器的输出端连接到中频放大器的输入端，所述的中频放大器的输出端连接到检波器的输入端，所述的FPGA控制电路连接本振信号发生器用于控制本振信号的扫描步进，所述的FPGA控制电路连接程控低通滤波器用于控制频谱测量分辨率，所述的FPGA控制电路连接检波器用于测量中频信号的幅度，所述的FPGA控制电路与显示屏相连用于显示测量结果和输入测量参数。

2.根据权利要求1所述的基于外差扫频原理的频谱分析仪，其特征在于，所述的FPGA控制电路的核心器件为NIOSⅡ嵌入式处理器。

3.根据权利要求1所述的基于外差扫频原理的频谱分析仪，其特征在于，所述的用于滤除测量范围之外的高频噪声的预选器采用7阶无源巴特沃斯低通滤波器，所述7阶无源巴特沃斯低通滤波器的截止频率是120M。

4.根据权利要求1所述的基于外差扫频原理的频谱分析仪，其特征在于，所述的用于对输入信号进行同相放大的射频放大器采用宽带、低失真运放THS3091。

5.根据权利要求1所述的基于外差扫频原理的频谱分析仪，其特征在于，所述的本振信号发生器包括DDS芯片AD9854及其外围供电电路、晶振电路、滤波电路；其中，AD9854供电分为数字供电部分和模拟供电部分；所述供电电路使用LM1085-3.3作为供电稳压芯片；以电容和电感形成的所述滤波电路为7阶无源巴特沃斯低通滤波器，截止频率120MHz，本振信号在1MHz~70MHz的工作范围内不衰减；所述晶振电路是以20.000MHz有源晶振为核心，使用差分接收器MC100LVEL-16将有源晶振的输出时钟由单端信号转换为差分信号，给AD9854提供工作参考时钟。

6.根据权利要求1所述的基于外差扫频原理的频谱分析仪，其特征在于，所述的混频器采用250MHz带宽、电压输出型的模拟乘法器AD835，输入信号的峰峰值不超过±1V。

7.根据权利要求1所述的基于外差扫频原理的频谱分析仪，其特征在于，所述的程控低通滤波器采用LTC1068，将LTC1068的外围电路配置成8阶椭圆低通滤波器形式，所述的程控低通滤波器的截止频率由FPGA控制电路的时钟频率控制。

8.根据权利要求1所述的基于外差扫频原理的频谱分析仪，其特征在于，所述的中频放大器采用宽带、高性能的电压反馈型运放OPA690，将8阶椭圆低通滤波器的输出信号放大。

9.根据权利要求1所述的基于外差扫频原理的频谱分析仪，其特征在于，所述的检波器采用ADS805作为AD转换器，检波器采用双频数字检波的方法，双频数字检波使用除采样频率不同，其他参数完全相同的两个AD转换器，将信号的瞬时幅值采样进入FPGA控制电路比较采样值的大小，从而得出信号的峰值；其中，两个ADS805的反向输入端连接到同一个2.5V的外部参考电压芯片，同相输入端连接到中频放大器的输出端。

10.根据权利要求1所述的基于外差扫频原理的频谱分析仪，其特征在于，所述的显示屏采用TFTLCD电容式触摸屏，并由FPGA控制电路驱动；

所选用的TFTLCD电容式触摸屏分辨率为800*480，16位真彩显示，支持5点同时触摸。