CN204515404U - 数字转换器 - Google Patents
数字转换器 Download PDFInfo
- Publication number
- CN204515404U CN204515404U CN201520042420.6U CN201520042420U CN204515404U CN 204515404 U CN204515404 U CN 204515404U CN 201520042420 U CN201520042420 U CN 201520042420U CN 204515404 U CN204515404 U CN 204515404U
- Authority
- CN
- China
- Prior art keywords
- digital
- programmable gate
- gate array
- field programmable
- analog converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 claims abstract description 18
- 230000008569 process Effects 0.000 claims abstract description 13
- 238000006243 chemical reaction Methods 0.000 abstract description 13
- 230000008859 change Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000015654 memory Effects 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
本实用新型公开了一种数字转换器,该数字转换器包括:隔离放大器、数模转换器和现场可编程逻辑门阵列,其中,所述隔离放大器,用于对输入的模拟信号进行隔离和放大;所述数模转换器被配置成连接于所述隔离放大器,将所述模拟信号转换成数字信号;所述现场可编程逻辑门阵列被配置成连接于所述数模转换器,以接受并存储所述数字信号,且处理得到轴角。该数字转换器结构简单,方便进行轴角的转换。
Description
技术领域
本实用新型涉及转换器,具体地,涉及一种数字转换器。
背景技术
目前,在控制领域中,为了适应计算机的信息处理和控制,需要将自整角机/旋转变压器输出的交流电压信号转变为数字量。目前国内外的其它角度测量方法尚存在缺点。例如美国的一种名为SDC/RDC1740的设计产品,采用BiMOS技术,使用了微型变压器,高速数字SIN/COS乘法器,误差放大器,相敏解调器,积分器,压控振荡器,可逆计数器,使得外围电路复杂,成本高,算法复杂。中国的自整角机/旋转变压器数字转换器的技术:有的采用BiMOS工艺的高压集成电路,如专利申请号为201010126443.7,名称为“单芯片的自整角机/旋转变压器-数字转换方法”的专利中,采用可修调固态控制变压器电路、高通滤波电路、相敏解调电路、交流误差放大电路、二阶积分电路、压控振荡电路、计数电路和电平转换电路等组成,存在输入信号的幅度较小,转换精度低、电连结构复杂,稳定性差,输出数据功能单一,固态控制变压器电路采用开关电容技术,具有开关噪声等一系列不足,且不能在实时跟踪系统等高精度要求的场合中应用,不利于角度测量及控制领域中的推广使用。有的采用单片机代替复杂电路的采集技术,如专利申请号为201320276915,名称为“一种自整角机/旋转变压器的数字转换器电路”的专利中,采用隔离放大器与A/D转换器电连接,A/D转换器与微控制器电连接;微控制器作为整个电路的核心,控制A/D转换器的启动,并读取A/D转换器的数据,及对读取的数据进行处理,从而得出自整角机/旋转变压器轴角信号的数字角,此方案虽然简化了硬件电路,降低了成本,但是在采集速度和 精度上做出了让步,微控制器STC12的采集和处理速度速度受到自身性能的限制,难以达到高速、高精度场合的使用要求。
因此,需要迫切的解决上述问题,提供一种转换速度高、电路简单、成本低、精度高、可靠性强的自整角机/旋转变压器数字转换器。
实用新型内容
本实用新型的目的是提供一种数字转换器,该数字转换器结构简单,方便进行轴角的转换。
为了实现上述目的,本实用新型提供了一种数字转换器,该转换器包括:隔离放大器、数模转换器和现场可编程逻辑门阵列,其中,所述隔离放大器,用于对输入的模拟信号进行隔离和放大;
所述数模转换器被配置成连接于所述隔离放大器,将所述模拟信号转换成数字信号;
所述现场可编程逻辑门阵列被配置成连接于所述数模转换器,以接受并存储所述数字信号,且处理得到轴角。
优选地,所述数模转换器的型号为AD7606-4,且所述现场可编程逻辑门阵列处理模块型号为EP4CE10F17C8N。
优选地,所述现场可编程逻辑门阵列的E5端口连接于所述数模转换器的片选信号端口。
优选地,所述数模转换器的CONVSTA端口和CONVSTB端口连接于所述现场可编程逻辑门阵列的F7端口。
优选地,所述数模转换器的第三引脚连接于所述现场可编程逻辑门阵列的第P14引脚;所述数模转换器的第四引脚连接于所述现场可编程逻辑门阵列的第P15引脚;所述数模转换器的第五引脚连接于所述现场可编程逻辑门阵列的第P16引脚。
优选地,所述现场可编程逻辑门阵列的M7端口连接于所述数模转换器的读信号端口。
通过上述实施方式,本实用新型的数字转换器能够得到更为精确化的数字角,且本转换器的结构简单,整个系统采用现场可编程逻辑门阵列为处理单元,利用其内部丰富的逻辑单元,乘法器,存储器等,可极大的简化电路,同时现场可编程逻辑门阵列的高速性能,也可使系统的适应性提升到高端应用场合。系统的单元模块化设计,简洁、高效、性能稳定,数据更为精确。
本实用新型的其他特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本实用新型的进一步理解,并且构成说明书的一部分,与下面的具体实施方式一起用于解释本实用新型,但并不构成对本实用新型的限制。在附图中:
图1是说明本实用新型的一种具体实施方式的数字转换器的结构示意图。
具体实施方式
以下结合附图对本实用新型的具体实施方式进行详细说明。应当理解的是,此处所描述的具体实施方式仅用于说明和解释本实用新型,并不用于限制本实用新型。
本实用新型提供一种数字转换器,该数字转换器包括:隔离放大器、数模转换器和现场可编程逻辑门阵列,其中,所述隔离放大器,用于对输入的模拟信号进行隔离和放大;
所述数模转换器被配置成连接于所述隔离放大器,将所述模拟信号转换 成数字信号;
所述现场可编程逻辑门阵列被配置成连接于所述数模转换器,以接受并存储所述数字信号,且处理得到轴角。
通过上述实施方式,本实用新型的数字转换器能够得到更为精确化的数字角,且本转换器的结构简单,整个系统采用现场可编程逻辑门阵列为处理单元,利用其内部丰富的逻辑单元,乘法器,存储器等,可极大的简化电路,同时现场可编程逻辑门阵列的高速性能,也可使系统的适应性提升到高端应用场合。系统的单元模块化设计,简洁、高效、性能稳定,数据更为精确。
以下结合附图1对本实用新型进行进一步的说明,接下来用自整角机和旋转变压器举例进行具体的说明。
需要说明的是,本实用新型中自整角机/旋转变压器输出的信号电压及参考电压送至隔离放大器,隔离放大器对输入的信号进行隔离,以保护后续电路,隔离放大器输出的信号输送到A/D转换器,由现场可编程逻辑门阵列发出信号以后,A/D转换器开始对三路模拟电压同时转换,转换完成以后,A/D转换器向现场可编程逻辑门阵列发出信号,现场可编程逻辑门阵列读取A/D输出的数字信号并存到内部RAM存储区,A/D停止转换,现场可编程逻辑门阵列进行处理,得到轴角θ的正、余弦值,现场可编程逻辑门阵列第一次处理A/D转换器变换的信号时,通过查表初步得出数字角φ,与θ很接近,再经过反查表得出sinφ,cosφ,并与sinθ,cosθ交叉相乘相减,可得到精度较高的轴角:θ=φ+Δφ,第一次查表得到一个角度值以后,现场可编程逻辑门阵列在以后对数据的处理中,把上次所得角度作为本次的φ,φ的正、余弦值与本次待计算的角θ的正、余弦值交叉相乘相减,作为Δφ,提高了计算速度。
在该种实施方式中,所述数模转换器(A/D转换器)的型号为AD7606-4,且所述现场可编程逻辑门阵列处理模块型号为EP4CE10F17C8N,本实用新 型的隔离放大器主要作用是对其输入的模拟信号进行隔离,并按照一定的比例放大。在这个隔离、放大的过程中要保证输出的信号失真要小,线性度、精度、带宽、隔离耐压等参数都要达到使用要求。另外高电压干扰等会通过不同的耦合方式进入测量控制系统,影响测控精度和系统的稳定性,所以在A/D的数据采集端口接入隔离放大器,对信号的输入和输出进行电气隔离。本设计采用的隔离放大器型号为iso122,可满足设计要求。
在本实用新型的具体实施方式中,A/D转换器具有4通道,内置16位转换精度,双极性输入,同步采样ADC。A/D转换器的片选信号由现场可编程逻辑门阵列的E5口输出的信号控制;A/D转换器的启动转换信号输入端CONVSTA和CONVSTB短接在一起,并由现场可编程逻辑门阵列的F7输出的信号口控制;对A/D转换器的读信号由现场可编程逻辑门阵列的M7端控制;A/D转换器输出数字信号送至现场可编程逻辑门阵列的R3~R10和L9~L16口;所述数模转换器(A/D转换器)的第三引脚连接于所述现场可编程逻辑门阵列的第P14引脚;所述数模转换器的第四引脚连接于所述现场可编程逻辑门阵列的第P15引脚;所述数模转换器的第五引脚连接于所述现场可编程逻辑门阵列的第P16引脚。
其中,需要说明的是,本实用新型的现场可编程逻辑门阵列处理模块型号为EP4CE10F17C8N。为Altera公司生产的第四代现场可编程逻辑门阵列产品,具有10320个逻辑单元LE,414KBits嵌入式存储器,23个嵌入式18x18乘法器,2个通用PLL,10个全局时钟网络,8个用户I/O块。
再本实用新型中,涉及的主要计算方法可以包括:,需要说明的是,以下各式中,ω是激励信号的角频率,θ为自整角机/旋转变压器的轴角。
各种自整角机输出电压幅度虽然不同,但是其数学关系是一致的,选择一款军工中使用的自整角机,把S3端作为公共端,其信号电压和参考电压分别为:
VR=26sinωt
经过隔离放大器以后得:
V1=11.8K0sinωtsin(θ+30°)
V2=11.8K0sinωtcosθ
V3=26Ksinωt。
对于旋转变压器,其中K0、K为隔离放大器的放大倍数,输入电压和参考电压经过隔离放大器以后得:
V1=11.8K0sinωtsinθ
V2=11.8K0sinωtcosθ
V3=26Ksinωt
V1、V2、V3由A/D转换器变换成数字信号后送到现场可编程逻辑门阵列,现场可编程逻辑门阵列对数字信号进行处理。
其中,对于自整角机:
令
由V1′、V2、V3得出θ的正、余弦式并将系数化为1:
对于旋转变压器:
查表得出有一定误差的数字角φ,φ与θ很接近,反查表得出sinφ,cosφ, 求出sinθcosφ-sinφcosθ=sin(θ-φ)≈θ-φ=Δφ,θ=φ+Δφ,第一次查表后,在后面的计算中,把上次所得角度作为φ,再经过反查表得出sinφ,cosφ,并与sinφ,cosφ交叉相乘相减:
sinθcosφ-sinφcosθ=sin(θ-φ)≈θ-φ=Δφ可得精度较高的轴角θ=φ+Δφ。
本实用新型的数字转换器的工作方式为:
现场可编程逻辑门阵列的E5端口输出低电平,然后输出高电平,在其上升沿时,A/D转换器的第49、51、57引脚输入的模拟信号同时转换。
若R9口为高电平,则等待,若为低电平,则把E5设置为低电平,然后由M7输出三个脉冲,在M7的第一个下降沿时,V1转换的结果在输出数据总线上有效,现场可编程逻辑门阵列读取V1转换的结果,在M7第二个下降沿时,V2转换的结果输出到数据总线,现场可编程逻辑门阵列读取V2转换的结果,在M7第三个下降沿时,V3的结果输出到数据总线上,现场可编程逻辑门阵列读取V3转换的数据,然后将读取的结果存到现场可编程逻辑门阵列内部的RAM存储区。
读取结束以后,M7输出高电平,E5输出高电平,将C11设置为高电平,再设置为低电平,对A/D转换器进行复位操作。利用软件实现对数据的运算处理,得到自整角机/旋转变压器轴角的数字角。在现场可编程逻辑门阵列处理数据期间,可同时控制A/D进行模/数转换,输出数字角,完成单次轴角的处理输出,重复以上过程,即可达到输出动态连续轴角变化设计目标。
本实用新型的设计方案,采用以A/D转换器为信号转换模块,现场可编程逻辑门阵列芯片为信号处理模块,将自整角机/旋转变压器轴角信号转换成便于计算机直接处理的数字角。整个系统采用现场可编程逻辑门阵列为处理单元,利用其内部丰富的逻辑单元,乘法器,存储器等,可极大的简化电路,同时现场可编程逻辑门阵列的高速性能,也可使系统的适应性提升到高端应用场合。系统的单元模块化设计,简洁、高效、性能稳定,数据更为精确。
以上结合附图详细描述了本实用新型的优选实施方式,但是,本实用新型并不限于上述实施方式中的具体细节,在本实用新型的技术构思范围内,可以对本实用新型的技术方案进行多种简单变型,这些简单变型均属于本实用新型的保护范围。
另外需要说明的是,在上述具体实施方式中所描述的各个具体技术特征,在不矛盾的情况下,可以通过任何合适的方式进行组合,为了避免不必要的重复,本实用新型对各种可能的组合方式不再另行说明。
此外,本实用新型的各种不同的实施方式之间也可以进行任意组合,只要其不违背本实用新型的思想,其同样应当视为本实用新型所公开的内容。
Claims (6)
1.一种数字转换器,其特征在于,该转换器包括:隔离放大器、数模转换器和现场可编程逻辑门阵列,其中,所述隔离放大器,用于对输入的模拟信号进行隔离和放大;
所述数模转换器被配置成连接于所述隔离放大器,将所述模拟信号转换成数字信号;
所述现场可编程逻辑门阵列被配置成连接于所述数模转换器,以接受并存储所述数字信号,且处理得到轴角。
2.根据权利要求1所述的数字转换器,其特征在于,所述数模转换器的型号为AD7606-4,且所述现场可编程逻辑门阵列处理模块型号为EP4CE10F17C8N。
3.根据权利要求2所述的数字转换器,其特征在于,所述现场可编程逻辑门阵列的E5端口连接于所述数模转换器的片选信号端口。
4.根据权利要求2所述的数字转换器,其特征在于,所述数模转换器的CONVSTA端口和CONVSTB端口连接于所述现场可编程逻辑门阵列的F7端口。
5.根据权利要求2所述的数字转换器,其特征在于,所述数模转换器的第三引脚连接于所述现场可编程逻辑门阵列的第P14引脚;所述数模转换器的第四引脚连接于所述现场可编程逻辑门阵列的第P15引脚;所述数模转换器的第五引脚连接于所述现场可编程逻辑门阵列的第P16引脚。
6.根据权利要求2所述的数字转换器,其特征在于,所述现场可编程 逻辑门阵列的M7端口连接于所述数模转换器的读信号端口。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201520042420.6U CN204515404U (zh) | 2015-01-21 | 2015-01-21 | 数字转换器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201520042420.6U CN204515404U (zh) | 2015-01-21 | 2015-01-21 | 数字转换器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN204515404U true CN204515404U (zh) | 2015-07-29 |
Family
ID=53713357
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201520042420.6U Expired - Fee Related CN204515404U (zh) | 2015-01-21 | 2015-01-21 | 数字转换器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN204515404U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107643090A (zh) * | 2017-09-04 | 2018-01-30 | 南京理工大学 | 自整角机/旋转变压器的数字角转换方法 |
-
2015
- 2015-01-21 CN CN201520042420.6U patent/CN204515404U/zh not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107643090A (zh) * | 2017-09-04 | 2018-01-30 | 南京理工大学 | 自整角机/旋转变压器的数字角转换方法 |
CN107643090B (zh) * | 2017-09-04 | 2020-02-14 | 南京理工大学 | 自整角机/旋转变压器的数字角转换方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103257271B (zh) | 一种基于stm32f107vct6的微电网谐波与间谐波检测装置及检测方法 | |
CN103543333B (zh) | 高频信号相位差测量方法及测量装置 | |
CN204425298U (zh) | 一种微弱交流信号幅值锁定放大器 | |
CN101281042B (zh) | 高精度cmos集成电路自整角机/旋转变压器-数字转换方法 | |
CN111953629B (zh) | 一种基于Qi标准的无线充电设备的FSK解调器及其解调方法 | |
CN203606434U (zh) | 阻抗测量电路 | |
CN107425850A (zh) | 一种serf原子自旋陀螺仪用双通道数字锁相放大器 | |
CN104090160A (zh) | 一种高精度频率测量装置 | |
CN108333437A (zh) | 微小电容测量系统及测量方法 | |
CN207181522U (zh) | 新型直流电能表 | |
CN106154053A (zh) | 一种基于载波调制和相敏解调实现的微弱电容的检测芯片 | |
CN204515404U (zh) | 数字转换器 | |
CN106053884B (zh) | 基于坐标旋转法的双轴谐振式加速度计数字控制电路装置 | |
CN203422097U (zh) | 多功能网络化数字轴角变换器 | |
CN103716055B (zh) | 一种预调制积分型多通道并行模拟信息转换电路 | |
CN204556728U (zh) | 一种电源板三相交流信号相位检测装置 | |
CN104393911B (zh) | 一种用于无人机的地空窄带通信系统及其方法 | |
CN205139266U (zh) | 一种快速传输电能质量检测系统 | |
CN104061950B (zh) | 一种提高旋转变压器数字解码系统解码精度的方法 | |
CN103336459B (zh) | 一种自整角机/旋转变压器的数字转换器转换方案 | |
CN106771351A (zh) | 基于数字相频检测法的谐振式加速度计频率锁定电路 | |
CN104090163A (zh) | 一种高稳定度、高精度的相位幅度检测装置 | |
CN205941686U (zh) | 自适应功率检测系统 | |
CN203688663U (zh) | 电力采集系统 | |
Dangui et al. | An optimal method for costas loop design based on FPGA |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150729 Termination date: 20190121 |