CN204335046U - 一种基于逻辑保护耦合式放大电路的混合型栅极驱动系统 - Google Patents
一种基于逻辑保护耦合式放大电路的混合型栅极驱动系统 Download PDFInfo
- Publication number
- CN204335046U CN204335046U CN201420736581.0U CN201420736581U CN204335046U CN 204335046 U CN204335046 U CN 204335046U CN 201420736581 U CN201420736581 U CN 201420736581U CN 204335046 U CN204335046 U CN 204335046U
- Authority
- CN
- China
- Prior art keywords
- resistance
- power amplifier
- gate
- driving chip
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
- Y02B20/40—Control techniques providing energy savings, e.g. smart controller or presence detection
Abstract
本实用新型公开了一种基于逻辑保护耦合式放大电路的混合型栅极驱动系统，主要由驱动芯片M，以及与驱动芯片M相连接的驱动电路和自激混合电路组成；所述自激混合电路由与驱动芯片M相连接的同相交流信号放大电路，与同相交流信号放大电路相连接的自锁光激发电路等组成，其特征在于，在或非门IC2的输出端与或非门IC3的负极输入端之间串接有逻辑保护射极耦合式放大电路。本实用新型能根据外部光照条件来自动激发驱动芯片M的相关功能，无需增加额外的启动装置，因此其功耗较低。同时，本实用新型的启动时间仅为传统栅极驱动电路启动时间的1/4，其启动时间极短。
Description
技术领域
本实用新型涉及一种LED驱动电路，具体是指一种基于逻辑保护耦合式放大电路的混合型栅极驱动系统。
背景技术
目前，由于LED灯具有能耗低、使用寿命长以及安全环保等特点，其已经成为了人们生活照明的主流产品之一。由于LED灯不同于传统的白炽灯，因此其需要由专用的驱动电路来进行驱动。然而，当前人们广泛使用的栅极驱动电路由于其设计结构的不合理性，导致了目前栅极驱动电路存在能耗较高、电流噪音较大以及启动时间较长等缺陷。
实用新型内容
本实用新型的目的在于克服目前栅极驱动电路存在的能耗较高、电流噪音较大以及启动时间较长的缺陷，提供一种结构设计合理，能有效降低能耗和电流噪音，明显缩短启动时间的一种基于逻辑保护耦合式放大电路的混合型栅极驱动系统。
本实用新型的目的通过下述技术方案实现：一种基于逻辑保护耦合式放大电路的混合型栅极驱动系统，主要由驱动芯片M，以及与驱动芯片M相连接的驱动电路和自激混合电路组成；所述自激混合电路由与驱动芯片M相连接的同相交流信号放大电路，与同相交流信号放大电路相连接的自锁光激发电路，以及该自锁光激发电路相连接的自举电路组成；其中，自锁光激发电路由或非门IC1，或非门IC2，或非门IC3，一端与功率放大器P1的正极输入端相连接、另一端经电位器R5后接地的光电池CDS，以及串接在或非门IC3的正极输入端与输出端之间的电容C3组成；所述或非门IC1的正极输入端与光电池CDS与电位器R5的连接点相连接，其负极输入端与或非门IC2的输出端相连接，而其输出端则与或非门IC2的正极输入端相连接；或非门IC3的输出端与同相交流信号放大电路相连接，或非门IC2的负极输入端与自举电路相连接。
同时，在或非门IC2的输出端与或非门IC3的负极输入端之间串接有逻辑保护射极耦合式放大电路；该逻辑保护射极耦合式放大电路主要由三极管Q2，三极管Q3，功率放大器P2，功率放大器P3，串接在功率放大器P2的负极输入端与输出端之间的电阻R10，串接在功率放大器P3的正极输入端与输出端之间的极性电容C15，串接在功率放大器P2的正极输入端与三极管Q2的集电极之间的电阻R9，串接在三极管Q2的集电极与三极管Q3的基极之间的电阻R11，与电阻R11相并联的电容C9，负极与功率放大器P2的正极输入端相连接、正极经电阻R12后与三极管Q2的发射极相连接的极性电容C8，串接在三极管Q3的基极与极性电容C8的正极之间的电阻R13，正极与三极管Q3的发射极相连接、负极顺次经稳压二极管D2和电阻R14后与功率放大器P2的输出端相连接的电容C10，P极与功率放大器P3的输出端相连接、N极经电阻R16和电阻R15后与稳压二极管D2与电阻R14的连接点相连接的二极管D3，以及P极与电容C10的负极相连接、N极与二极管D3与电阻R16的连接点相连接的稳压二极管D4组成；所述三极管Q2的基极与极性电容C8的正极相连接，其发射极与三极管Q3的发射极相连接，其集电极与功率放大器P2的负极输入端相连接；三极管Q3的集电极与功率放大器P3的负极输入端相连接，功率放大器P3的正极输入端与功率放大器P2的输出端相连接；极性电容C8的正极与或非门IC2的输出端相连接，而电阻R16与电阻R15的连接点则与或非门IC3的负极输入端相连接。
所述同相交流信号放大电路由功率放大器P1，一端与驱动芯片M的VCC管脚相连接、另一端与功率放大器P1的正极输入端相连接的电阻R7，一端与功率放大器P1的负极输入端相连接、另一端与或非门IC2的输出端相连接的电阻R6，以及正极与功率放大器P1的正极输入端相连接、负极外接电源的极性电容C4组成，所述功率放大器P1的输出端与驱动芯片M的INP管脚相连接。
所述自举电路由场效应管MOS，一端与场效应管MOS的源极相连接、另一端接地的电阻R4，负极与场效应管MOS的栅极相连接、正极经电阻R1后与场效应管MOS的漏极相连接的极性电容C1，与极性电容C1相并联的电阻R2，正极与极性电容C1的正极相连接、负极与或非门IC2的负极输入端相连接的极性电容C2，以及一端与极性电容C2的正极相连接、另一端接地的电阻R3组成；所述场效应管MOS的漏极与光电池CDS和电阻R7的连接点相连接。
所述驱动电路由变压器T，串接于驱动芯片M的VCC管脚与BOOST管脚之间的二极管D1，串接于驱动芯片M的BOOST管脚与TG管脚之间的电容C5，串接于驱动芯片M的TG管脚与TS管脚之间的电阻R8，以及基极与驱动芯片M的TG管脚相连接、集电极顺次经电容C6和电容C7后接地、而发射极接地的晶体管Q1组成；所述变压器T的原边线圈的同名端与电容C6和电容C7的连接点相连接，其非同名端则与晶体管Q1的发射极相连接后接地；同时，晶体管Q1的发射极还与驱动芯片M的TS管脚相连接，所述变压器T的副边线圈上设有抽头Y1和抽头Y2。
为确保使用效果，所述驱动芯片M为LTC4440A集成芯片。
本实用新型较现有技术相比，具有以下优点及有益效果：
（1）本实用新型能根据外部光照条件来自动激发驱动芯片M的相关功能，无需增加额外的启动装置，因此其功耗较低。
（2）本实用新型的启动时间仅为传统栅极驱动电路启动时间的1/4，其启动时间极短。
（3）本实用新型采用自举电路来为自锁光激发电路和驱动芯片提供控制信号，因此具有很高的输入阻抗，能确保整个电路的性能稳定
（4）本实用新型能有效的避免外部电磁干扰，能显著的降低电流噪音。
（5）本实用新型中设有同相交流信号放大电路，因此能确保脉冲信号的强度不会衰减，从而确保性能稳定。
附图说明
图1为本实用新型的整体结构示意图。
图2为本实用新型的逻辑保护射极耦合式放大电路结构示意图。
具体实施方式
下面结合实施例对本实用新型作进一步地详细说明，但本实用新型的实施方式不限于此。
实施例
如图1所示，本实用新型主要由驱动芯片M、与驱动芯片M相连接的驱动电路与驱动芯片M相连接自激混合电路，以及设置在自激混合电路中的逻辑保护射极耦合式放大电路组成。其中，该自激混合电路由与驱动芯片M相连接的同相交流信号放大电路，与同相交流信号放大电路相连接的自锁光激发电路，以及该自锁光激发电路相连接的自举电路组成。为确保使用效果，该驱动芯片M优先采用凌力尔特公司生产的高频率 N 沟道 MOSFET 栅极驱动芯片，即LTC4440A集成芯片来实现。该驱动芯片M的特点是能以高达 80V 的输入电压工作，且能在高达 100V 瞬态时可连续工作。
所述同相交流信号放大电路由功率放大器P1，电阻R7，电阻R6及极性电容C4组成。连接时，电阻R7的一端与驱动芯片M的VCC管脚相连接，其另一端与功率放大器P1的正极输入端相连接；而电阻R6的一端与功率放大器P1的负极输入端相连接，其另一端与自锁光激发电路相连接；极性电容C4的正极与功率放大器P1的正极输入端相连接，其负极外接电源Vin。
所述功率放大器P1的输出端与驱动芯片M的INP管脚相连接，为确保功率放大器P1能正常工作，该外接电源Vin的电压值需要为6～12V。
自锁光激发电路由或非门IC1，或非门IC2，或非门IC3，光电池CDS，电位器R5及电容C3组成。连接时，光电池CDS的一端与功率放大器P1的正极输入端相连接，其另一端经电位器R5后接地。该光电池CDS一旦感应到外部的光照，则其边可以自激发产生电能，供驱动芯片M使用。
所述电容C3串接在或非门IC3的正极输入端与输出端之间，即电容C3的正极要与或非门IC3的正极输入端相连接，而其负极则与或非门IC3的输出端相连接。
同时，或非门IC1的正极输入端要与光电池CDS与电位器R5的连接点相连接，其负极输入端与或非门IC2的输出端相连接，而其输出端则与或非门IC2的正极输入端相连接。所述逻辑保护射极耦合式放大电路则串接在或非门IC2的输出端与或非门IC3的负极输入端之间，而或非门IC3的输出端则功率放大器P1的输出端相连接。
电阻R6的另一端与或非门IC2的输出端相连接，即或非门IC2的输出端经电阻R6后与功率放大器P1的负极输入端相连接。同时，该或非门IC2的负极输入端要与自举电路相连接。
所述自举电路由场效应管MOS、电阻R1、电阻R2、电阻R3、电阻R4及极性电容C1和极性电容C2组成。连接时，电阻R4的一端与场效应管MOS的源极相连接、另一端接地；极性电容C1的负极与场效应管MOS的栅极相连接，其正极经电阻R1后与场效应管MOS的漏极相连接；电阻R2与极性电容C1相并联，而极性电容C2的正极与极性电容C1的正极相连接，其负极与或非门IC2的负极输入端相连接。
电阻R3的一端与极性电容C2的正极相连接，其另一端接地。同时，该场效应管MOS的漏极需要与光电池CDS和电阻R7的连接点相连接，以确保光电池CDS能为场效应管MOS提供工作电压。
所述的驱动电路则由变压器T、二极管D1、电容C5、电阻R8、电容C6、电容C7及晶体管Q1组成。连接时，二极管D1的P极与驱动芯片M的VCC管脚相连接，其N极则与驱动芯片M的BOOST管脚相连接。电容C5的正极与驱动芯片M的BOOST管脚相连接，其负极则与驱动芯片M的TG管脚相连接。为确保驱动芯片M的正常运行，其VCC端需要外接+12V的电压。
电阻R8为分压电阻，其串接于驱动芯片M的TG管脚与TS管脚之间。而晶体管Q1的基极则与驱动芯片M的TG管脚相连接，其集电极顺次经电容C6和电容C7后接地，其发射极接地。同时，该晶体管Q1的集电极还需要外接+6V的直流电压，以确保晶体管Q1拥有足够的偏置电压来驱动其自身导通。
所述变压器T用于将外部的+6V直流电压进行变压处理后输出给外部的场效应管。该变压器T的原边线圈的同名端与电容C6和电容C7的连接点相连接，其非同名端则与晶体管Q1的发射极相连接后接地。同时，晶体管Q1的发射极还与驱动芯片M的TS管脚相连接，所述变压器T的副边线圈上设有抽头Y1和抽头Y2。
变压器T的副边线圈的同名端、抽头Y1、抽头Y2和副边线圈的非同名端一起作为本实用新型的输出端。根据实际的情况，用户可以只选用这四个输出端的任意一个或几个端口使用即可。
如图2所示，该逻辑保护射极耦合式放大电路主要由三极管Q2，三极管Q3，功率放大器P2，功率放大器P3，串接在功率放大器P2的负极输入端与输出端之间的电阻R10，串接在功率放大器P3的正极输入端与输出端之间的极性电容C15，串接在功率放大器P2的正极输入端与三极管Q2的集电极之间的电阻R9，串接在三极管Q2的集电极与三极管Q3的基极之间的电阻R11，与电阻R11相并联的电容C9，负极与功率放大器P2的正极输入端相连接、正极经电阻R12后与三极管Q2的发射极相连接的极性电容C8，串接在三极管Q3的基极与极性电容C8的正极之间的电阻R13，正极与三极管Q3的发射极相连接、负极顺次经稳压二极管D2和电阻R14后与功率放大器P2的输出端相连接的电容C10，P极与功率放大器P3的输出端相连接、N极经电阻R16和电阻R15后与稳压二极管D2与电阻R14的连接点相连接的二极管D3，以及P极与电容C10的负极相连接、N极与二极管D3与电阻R16的连接点相连接的稳压二极管D4组成。
同时，所述三极管Q2的基极与极性电容C8的正极相连接，其发射极与三极管Q3的发射极相连接，其集电极与功率放大器P2的负极输入端相连接；三极管Q3的集电极与功率放大器P3的负极输入端相连接，功率放大器P3的正极输入端与功率放大器P2的输出端相连接。
所述极性电容C8的正极与或非门IC2的输出端相连接，而电阻R16与电阻R15的连接点则与或非门IC3的负极输入端相连接。
如上所述，便可以很好的实现本实用新型。
Claims (5)
1.一种基于逻辑保护耦合式放大电路的混合型栅极驱动系统，主要由驱动芯片M，以及与驱动芯片M相连接的驱动电路和自激混合电路组成；所述自激混合电路由与驱动芯片M相连接的同相交流信号放大电路，与同相交流信号放大电路相连接的自锁光激发电路，以及该自锁光激发电路相连接的自举电路组成；其中，自锁光激发电路由或非门IC1，或非门IC2，或非门IC3，一端与功率放大器P1的正极输入端相连接、另一端经电位器R5后接地的光电池CDS，以及串接在或非门IC3的正极输入端与输出端之间的电容C3组成；所述或非门IC1的正极输入端与光电池CDS与电位器R5的连接点相连接，其负极输入端与或非门IC2的输出端相连接，而其输出端则与或非门IC2的正极输入端相连接；或非门IC3的输出端与同相交流信号放大电路相连接，或非门IC2的负极输入端与自举电路相连接，其特征在于，在或非门IC2的输出端与或非门IC3的负极输入端之间串接有逻辑保护射极耦合式放大电路；该逻辑保护射极耦合式放大电路主要由三极管Q2，三极管Q3，功率放大器P2，功率放大器P3，串接在功率放大器P2的负极输入端与输出端之间的电阻R10，串接在功率放大器P3的正极输入端与输出端之间的极性电容C15，串接在功率放大器P2的正极输入端与三极管Q2的集电极之间的电阻R9，串接在三极管Q2的集电极与三极管Q3的基极之间的电阻R11，与电阻R11相并联的电容C9，负极与功率放大器P2的正极输入端相连接、正极经电阻R12后与三极管Q2的发射极相连接的极性电容C8，串接在三极管Q3的基极与极性电容C8的正极之间的电阻R13，正极与三极管Q3的发射极相连接、负极顺次经稳压二极管D2和电阻R14后与功率放大器P2的输出端相连接的电容C10，P极与功率放大器P3的输出端相连接、N极经电阻R16和电阻R15后与稳压二极管D2与电阻R14的连接点相连接的二极管D3，以及P极与电容C10的负极相连接、N极与二极管D3与电阻R16的连接点相连接的稳压二极管D4组成；所述三极管Q2的基极与极性电容C8的正极相连接，其发射极与三极管Q3的发射极相连接，其集电极与功率放大器P2的负极输入端相连接；三极管Q3的集电极与功率放大器P3的负极输入端相连接，功率放大器P3的正极输入端与功率放大器P2的输出端相连接；极性电容C8的正极与或非门IC2的输出端相连接，而电阻R16与电阻R15的连接点则与或非门IC3的负极输入端相连接。
2.根据权利要求1所述的一种基于逻辑保护耦合式放大电路的混合型栅极驱动系统，其特征在于，所述同相交流信号放大电路由功率放大器P1，一端与驱动芯片M的VCC管脚相连接、另一端与功率放大器P1的正极输入端相连接的电阻R7，一端与功率放大器P1的负极输入端相连接、另一端与或非门IC2的输出端相连接的电阻R6，以及正极与功率放大器P1的正极输入端相连接、负极外接电源的极性电容C4组成，所述功率放大器P1的输出端与驱动芯片M的INP管脚相连接。
3.根据权利要求2所述的一种基于逻辑保护耦合式放大电路的混合型栅极驱动系统，其特征在于，所述自举电路由场效应管MOS，一端与场效应管MOS的源极相连接、另一端接地的电阻R4，负极与场效应管MOS的栅极相连接、正极经电阻R1后与场效应管MOS的漏极相连接的极性电容C1，与极性电容C1相并联的电阻R2，正极与极性电容C1的正极相连接、负极与或非门IC2的负极输入端相连接的极性电容C2，以及一端与极性电容C2的正极相连接、另一端接地的电阻R3组成；所述场效应管MOS的漏极与光电池CDS和电阻R7的连接点相连接。
4.根据权利要求3任一项所述的一种基于逻辑保护耦合式放大电路的混合型栅极驱动系统，其特征在于，所述驱动电路由变压器T，串接于驱动芯片M的VCC管脚与BOOST管脚之间的二极管D1，串接于驱动芯片M的BOOST管脚与TG管脚之间的电容C5，串接于驱动芯片M的TG管脚与TS管脚之间的电阻R8，以及基极与驱动芯片M的TG管脚相连接、集电极顺次经电容C6和电容C7后接地、而发射极接地的晶体管Q1组成；所述变压器T的原边线圈的同名端与电容C6和电容C7的连接点相连接，其非同名端则与晶体管Q1的发射极相连接后接地；同时，晶体管Q1的发射极还与驱动芯片M的TS管脚相连接，所述变压器T的副边线圈上设有抽头Y1和抽头Y2。
5.根据权利要求4所述的一种基于逻辑保护耦合式放大电路的混合型栅极驱动系统，其特征在于，所述驱动芯片M为LTC4440A集成芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420736581.0U CN204335046U (zh) | 2014-11-28 | 2014-11-28 | 一种基于逻辑保护耦合式放大电路的混合型栅极驱动系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420736581.0U CN204335046U (zh) | 2014-11-28 | 2014-11-28 | 一种基于逻辑保护耦合式放大电路的混合型栅极驱动系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN204335046U true CN204335046U (zh) | 2015-05-13 |
Family
ID=53171350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201420736581.0U Expired - Fee Related CN204335046U (zh) | 2014-11-28 | 2014-11-28 | 一种基于逻辑保护耦合式放大电路的混合型栅极驱动系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN204335046U (zh) |
-
2014
- 2014-11-28 CN CN201420736581.0U patent/CN204335046U/zh not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN204335046U (zh) | 一种基于逻辑保护耦合式放大电路的混合型栅极驱动系统 | |
| CN204316789U (zh) | 一种基于功率放大的自锁式光激发栅极驱动系统 | |
| CN104470105A (zh) | 一种基于自举电路的逻辑保护放大式栅极驱动系统 | |
| CN104869723A (zh) | 基于门极驱动的混合型节能栅极驱动系统 | |
| CN104485804A (zh) | 一种新型逻辑保护射极耦合式栅极驱动系统 | |
| CN104411063A (zh) | 一种基于逻辑保护耦合式放大电路的混合型栅极驱动系统 | |
| CN204335053U (zh) | 一种混合型栅极驱动系统 | |
| CN104853505A (zh) | 一种基于门极驱动的节能型功率放大式栅极驱动系统 | |
| CN104411054A (zh) | 基于逻辑保护放大电路的同相交流信号放大式光激发栅极驱动系统 | |
| CN204316782U (zh) | 一种混合型栅极驱动系统 | |
| CN204335045U (zh) | 一种基于逻辑保护射极耦合式的同相交流信号放大式栅极驱动系统 | |
| CN204316792U (zh) | 一种功率放大式混合型栅极驱动系统 | |
| CN204316809U (zh) | 基于逻辑保护放大电路的同相交流信号放大式光激发栅极驱动系统 | |
| CN104968095A (zh) | 一种基于半桥控制驱动电路的功率放大式栅极驱动系统 | |
| CN204316314U (zh) | 一种基于逻辑保护射极耦合式放大电路的混合型栅极驱动系统 | |
| CN104470116A (zh) | 一种混合型栅极驱动系统 | |
| CN204335037U (zh) | 一种基于自举电路的逻辑保护放大式栅极驱动系统 | |
| CN104470122A (zh) | 一种基于逻辑保护射极耦合式的同相交流信号放大式栅极驱动系统 | |
| CN204335030U (zh) | 一种逻辑保护放大式自锁光激发栅极驱动系统 | |
| CN204316804U (zh) | 一种新型栅极驱动系统 | |
| CN204335005U (zh) | 一种同相交流信号放大式光激发栅极驱动电路 | |
| CN204316796U (zh) | 一种节能型功率放大式栅极驱动系统 | |
| CN204305403U (zh) | 基于功率放大电路和激发电路的混合型栅极驱动系统 | |
| CN204316313U (zh) | 一种新型逻辑保护射极耦合式栅极驱动系统 | |
| CN204316791U (zh) | 一种功率放大式栅极驱动系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150513 Termination date: 20151128 |