CN204287854U - 控制电路 - Google Patents

Abstract

本实用新型提供了一种控制电路，包括：控制芯片(2)，具有若干个AD端口和I/O端口；锁存器芯片(6)，具有一个输出使能端口Out En、一个锁存使能端口Latch、若干个输入端口In和若干个输出端口Out，所述控制芯片(2)的一个所述AD端口连接所述锁存器芯片(6)的一个所述输入端口，且所述锁存器芯片(6)的所述锁存使能端口Latch与所述控制芯片(2)的一个所述I/O端口连接；驱动模块(4)，连接到所述锁存器芯片(6)的所述输出端口；所述输出使能端口Out En连接低电平或接地以使所述锁存器芯片处于输出使能状态。本实用新型实现了在AD端口扩展I/O端口的功能，解决了控制芯片端口资源有限的问题。

Description

控制电路

技术领域

本实用新型涉及控制电路，具体地涉及一种利用锁存器为控制芯片扩展端口的控制电路。

背景技术

在现有技术的电热烹饪器控制电路(IH是Induction Heating的缩写，即“诱导加热”，或称“感应加热”)中，通常AD检测模块(AD是Analog/Digital的缩写，即“模数转化”)、驱动模块直接与控制芯片相连。在用于电热烹饪器的控制电路中，AD检测模块通常包括温度传感器回路(如IGBT(绝缘栅双极型晶体管)温度传感器回路、底部温度传感器回路和上盖温度传感器回路)、电压检测回路、电流检测回路等，与控制芯片的AD端口连接，驱动模块通常包括IGBT驱动回路、风扇驱动回路、继电器驱动回路、测温驱动回路等，与控制芯片的I/O端口连接。然而，由于控制芯片的端口有限，无法满足一个AD端口连接一个AD检测模块、一个I/O端口连接一个驱动模块的需求，实现端口的复用不可或缺。因此，迫切需要解决控制芯片端口有限的问题。

实用新型内容

为解决上述问题，本实用新型提供了一种控制电路，所述控制电路包括：

控制芯片，具有若干个AD端口和I/O端口；

锁存器芯片，具有一个输出使能端口、一个锁存使能端口、若干个输入端口和若干个输出端口，所述控制芯片的一个所述AD端口连接所述锁存器芯片的一个所述输入端口，且所述锁存器芯片的所述锁存使能端口与所述控制芯片的一个所述I/O端口连接；

驱动模块，连接到所述锁存器芯片的所述输出端口；

输出使能端口Out En连接低电平或接地以使所述锁存器芯片处于输出使能状态。

优选地，所述输出使能端口Out En连接所述控制芯片的另一个所述I/O端口，另一个所述I/O端口可输出低电平。

优选地，一个所述I/O端口可输出高电平H以使所述锁存器芯片处于锁存不使能状态，一个所述AD端口可设置为输出口，并通过所述锁存器芯片的所述输出端口Out输出信号以控制所述驱动模块工作。

优选地，所述驱动模块包括第一驱动模块和第二驱动模块，所述锁存器芯片的输出端口Out分别与第一驱动模块、第二驱动模块相连接，所述控制芯片的一个所述AD端口可设置为输出口，并通过所述锁存器芯片的所述输出端口Out输出不同的信号以分别控制所述第一驱动模块和所述第二驱动模块工作。

优选地，控制电路还包括AD检测模块，所述AD检测模块连接到所述控制芯片的一个所述AD端口且连接到所述锁存器芯片的一个所述输入端口In。

优选地，一个所述I/O端口可输出低电平L以使所述锁存器芯片处于锁存使能状态，一个所述AD端口设置为AD输入口，以检测所述AD检测模块的信号。

优选地，所述AD检测模块包括第一AD检测模块和第二AD检测模块，所述第一AD检测模块和第二AD检测模块同时连接所述控制芯片的一个所述AD端口，且连接到所述锁存器芯片的一个所述输入端口In。

优选地，所述第一AD检测模块通过其滤波回路连接到所述控制芯片的一个所述AD端口和所述锁存器芯片的一个所述输入端口In，所述第二AD检测模块通过其滤波回路连接到所述控制芯片的一个所述AD端口和所述锁存器芯片的一个所述输入端口In。

优选地，所述滤波回路是RC回路。

优选地，所述驱动模块驱动AD检测模块或者IGBT开通模块或者风扇启动模块或者继电器启动模块。

本实用新型的技术效果和优势在于，利用锁存器芯片为控制芯片实现了在AD端口扩展I/O端口的功能，解决了控制芯片端口资源有限的问题。

附图说明

本实用新型的优点和特征通过如下的参照附图描述的实施方案会变得显而易见，在附图中：

图1是现有技术的控制电路模块示意图；

图2-1至图2-4示出本实用新型的控制电路的各个实施方案的模块示意图。

图3示出了本实用新型的实施方案的具体实施方式电路图。

具体实施方式

图1是现有技术的用于电热烹饪器的控制电路，在图1中示出控制芯片2、IGBT温度检测模块31、底部温度检测模块51、上盖温度检测模块52。控制芯片2的未被使用的AD端口有3个，可以分别连接三个AD检测模块，也即IGBT温度检测模块31、底部温度检测模块51和上盖温度检测模块52，实时采样温度。以底部温度检测模块51的控制回路为例，当需要采集底部温度时，将与底部温度检测模块51相连的AD端口设为输入口，采集输入信号。

图2-1至图2-4示出本实用新型的控制电路的各个实施方案的模块示意图。如图2-1所示，本实用新型的控制电路包括：控制芯片2，具有若干个AD端口和I/O端口；锁存器芯片6，具有一个输出使能端口Out En、一个锁存使能端口Latch、若干个输入端口In和若干个输出端口Out，控制芯片2的一个AD端口连接锁存器芯片6的一个输入端口，且锁存器芯片6的锁存使能端口Latch与控制芯片2的一个I/O端口连接；AD检测模块3，连接到控制芯片2的AD端口且连接到锁存器芯片6的输入端口In；驱动模块4，连接到锁存器芯片6的输出端口Out；输出使能端口Out En接地以使锁存器芯片6输出使能。

图2-1中所示的实施方案中控制电路的工作原理如下：

I/O端口输出高电平H，锁存使能端口Latch在锁存不使能状态，控制芯片2设置AD端口为输出口，并设置AD端口向锁存器芯片6的输入端口In输入信号，使得输出端口Out输出信号与输入端口In输入信号相同，从而控制驱动模块4工作；

I/O端口输出低电平L，锁存使能端口Latch在锁存使能状态，控制芯片2设置AD端口为输入口，实时检测AD检测模块3的信号。

综上所述，实现了AD端口的I/O功能扩展，在控制电路中包括AD检测模块3时，控制芯片的AD端口能复用检测AD检测模块3的信号。

图2-2示出本实用新型的控制电路的一个扩展方案。如图2-2所示，驱动模块4包括第一驱动模块41和第二驱动模块42，锁存器芯片6的输出端口Out分别与第一驱动模块41、第二驱动模块42相连接。I/O端口输出高电平H，锁存使能端口Latch在锁存不使能状态，控制芯片2设置AD端口为输出口，该AD端口向锁存器芯片6的输入端口In输入的信号有高电平H和低电平L，从而可以分别控制第一驱动模块41和第二驱动模块42工作。

图2-3示出本实用新型的控制电路的另一个扩展方案。如图2-3示，锁存器芯片6的输出使能端口Out En连接控制芯片2的另一个I/O端口，控制芯片2设置该另一个I/O端口输出低电平，使锁存器芯片6处于输出使能状态。当然，锁存器芯片6的输出使能端口Out En也可以连接到特定的低电平，以使锁存器芯片6处于输出使能状态。

图2-4示出本实用新型的控制电路的另一个扩展方案。如图2-4示，AD检测模块3包括第一AD检测模块31和第二AD检测模块32，第一AD检测模块31和第二AD检测模块32同时连接控制芯片的一个AD端口，且连接到锁存器芯片6的一个输入端口In。

本领域技术人员可以理解，上述各驱动模块既可以用来驱动AD检测模块，也可以用来驱动其他模块如风扇启动模块、IGBT开通模块或继电器启动模块等。

在图3中锁存器芯片6的功能表，如下所示：

功能表：

X＝不用关心

Z＝高阻抗

锁存器芯片6的第1引脚为输出使能引脚Out En，第11引脚为锁存使能引脚Latch，第2至第9引脚为输入引脚In，第12至第19引脚为输出引脚Out。

当锁存器芯片6的第1引脚为低电平时，第11引脚即锁存使能引脚为高电平时，锁存器芯片6的输入端信号和输出端信号一致，上述信号锁存到该锁存芯片6中。

当锁存器芯片6的第1引脚为低电平时，第1引脚即锁存使能引脚为低电平时，锁存器芯片6的输入端信号与输出端信号不一致，输出端信号为锁存器芯片6锁存的信号。

当锁存器芯片6的第1引脚为高电平时，不管从输入端口输入的信号如何变化，锁存器芯片6的输出引脚均输出高阻态。

图3中，为简便起见，未示出驱动模块及其连接。输入端口In同时连接控制芯片AD端口和第一AD检测模块31、第二AD检测模块32，第一AD检测模块31通过其滤波回路连接到AD端口，第二AD检测模块32通过其滤波回路连接到AD端口，滤波回路是RC回路。

本实用新型的技术效果和优势在于，利用锁存器芯片为控制芯片实现了AD端口的扩展，解决了控制芯片端口资源有限的问题。

本领域技术人员将明了，在不脱离本实用新型的基础原理的前提下，可以对上述实施方案的细节做出许多改变。因此，本实用新型的范围应仅由所附权利要求确定。

Claims (10)

1.控制电路，其特征在于，包括：

控制芯片(2)，具有若干个AD端口和I/O端口；

锁存器芯片(6)，具有一个输出使能端口Out En、一个锁存使能端口Latch、若干个输入端口In和若干个输出端口Out，所述控制芯片(2)的一个所述AD端口连接所述锁存器芯片(6)的一个所述输入端口In，且所述锁存器芯片(6)的所述锁存使能端口Latch与所述控制芯片(2)的一个所述I/O端口连接；

驱动模块(4)，连接到所述锁存器芯片(6)的所述输出端口Out；

所述输出使能端口Out En连接低电平或接地以使所述锁存器芯片处于输出使能状态。

2.根据权利要求1所述的控制电路，其特征在于，所述输出使能端口Out En连接所述控制芯片(2)的另一个所述I/O端口，另一个所述I/O端口可输出低电平。

3.根据权利要求1所述的控制电路，其特征在于，一个所述I/O端口可输出高电平H以使所述锁存器芯片处于锁存不使能状态，一个所述AD端口可设置为输出口，并通过所述锁存器芯片(6)的所述输出端口Out输出信号以控制所述驱动模块(4)工作。

4.根据权利要求3所述的控制电路，其特征在于，所述驱动模块(4)包括第一驱动模块(41)和第二驱动模块(42)，所述锁存器芯片(6)的输出端口Out分别与第一驱动模块(41)、第二驱动模块(42)相连接，所述控制芯片(2)的一个所述AD端口可设置为输出口，并通过所述锁存器芯片(6)的所述输出端口Out输出不同的信号以分别控制所述第一驱动模块(41)和所述第二驱动模块(42)工作。

5.根据权利要求1所述的控制电路，其特征在于，还包括AD检测模块(3)，所述AD检测模块(3)连接到所述控制芯片的一个所述AD端口且连接到所述锁存器芯片(6)的一个所述输入端口In。

6.根据权利要求5所述的控制电路，其特征在于，一个所述I/O端口可输出低电平L以使所述锁存器芯片处于锁存使能状态，一个所述AD端口设置为AD输入口，以检测所述AD检测模块(3)的信号。

7.根据权利要求6所述的控制电路，其特征在于，所述AD检测模块(3)包括第一AD检测模块(31)和第二AD检测模块(32)，所述第一AD检测模块(31)和第二AD检测模块(32)同时连接所述控制芯片的一个所述AD端口，且连接到所述锁存器芯片(6)的一个所述输入端口In。

8.根据权利要求7所述的控制电路，其特征在于，所述第一AD检测模块(31)通过其滤波回路连接到所述控制芯片(2)的一个所述AD端口和所述锁存器芯片(6)的一个所述输入端口In，所述第二AD检测模块(32)通过其滤波回路连接到所述控制芯片(2)的一个所述AD端口和所述锁存器芯片(6)的一个所述输入端口In。

9.根据权利要求8所述的控制电路，其特征在于，所述滤波回路是RC回路。

10.根据权利要求1至9中任一项所述的控制电路，其特征在于，所述驱动模块(4)驱动AD检测模块(3)或者IGBT开通模块或者风扇启动模块或者继电器启动模块。