CN204215213U - 一种增强型可编程控制器 - Google Patents

Abstract

本实用新型公开了一种增强型可编程控制器，特点是通讯模块包括USB接口模块、以太网接口模块、第一CAN通信接口模块、第二CAN通信接口模块和RS-485通讯接口模块，USB接口模块、以太网接口模块及第一CAN通信接口模块分别与处理器芯片连接，第二CAN通信接口模块通过CAN接口隔离电路与处理器芯片连接，RS-485通讯接口模块通过RS-485总线隔离电路与处理器芯片连接；优点是灵活性强，通过USB接口模块向本增强型可编程控制器提供5V直流电，同时能够将电路运行状态传输至外部进行分析；第二CAN通信接口模块与RS-485通讯接口模块的信号均与处理器芯片隔离，减小了对控制器芯片的干扰。

Description

一种增强型可编程控制器

技术领域

本实用新型涉及一种可编程控制器，尤其是一种增强型可编程控制器。

背景技术

可编程控制器是一种数字运算操作的电子系统，它采用一类可编程的存储器，用于内部存储程序执行逻辑运算、顺序运算、定时、计算与算术操作等面向用户的指令，并通过数字或模拟信号输入、输出控制各种类型的机械或生产过程。目前最常用的小型可编程控制器主要采用单一总线通讯或各自的通讯协议，在需要同时与多种协议不一、干扰级别不同的设备通讯时适应性和可靠性均较差；而且常用的小型可编程控制器一般不带模拟量输入/输出接口，通常需要另行添加模拟量输入/输出模块，造成成本增加和安装体积增大，且模拟量转换效率也随之降低。

如中国专利号为201120324148.2的实用新型公开的增强型的可编程控制器，其包括中央处理器、模拟信号转换模块、数字信号转换模块、通信接口、滤波处理模块以及隔离电路，其中，通信接口集成了网络通信接口、CAN通信接口和串行通信接口这三种通信接口，方便客户灵活使用。然而，上述增强型的可编程控制器中通信接口中各个模块直接与CPU相连，当通信目标存在强干扰源时，可能造成CPU重启、误动作或死机等问题，从而引起系统故障，稳定性不够；当需要调试或者向大批量此电路板写入程序时，需要另外接入外部24V电源电压，工作效率不高，而且电路的运行状态无法得到有效实时的监控。

发明内容

本实用新型所要解决的技术问题是提供一种灵活性强、工作效率高、外部信号带来的干扰较小的增强型可编程控制器，并且可实时地监控电路的运行状态。

本实用新型解决上述技术问题所采用的技术方案为：一种增强型可编程控制器，包括处理器芯片、通讯模块、模拟信号传输模块和数字信号传输模块，所述的处理器芯片分别与所述的通讯模块、所述的模拟信号传输模块及所述的数字信号传输模块连接，所述的通讯模块包括USB接口模块、以太网接口模块、第一CAN通信接口模块、第二CAN通信接口模块和RS-485通讯接口模块，所述的USB接口模块、所述的以太网接口模块及所述的第一CAN通信接口模块分别与所述的处理器芯片连接，所述的第二CAN通信接口模块通过CAN接口隔离电路与所述的处理器芯片连接，所述的RS-485通讯接口模块通过RS-485总线隔离电路与所述的处理器芯片连接。

所述的处理器芯片采用型号为STM32F407VGT6的芯片。

还包括主电源电路和5V电压隔离电路，所述的5V电压隔离电路包括型号为B05S05-1W的隔离芯片、第一电解电容及第二电解电容，所述的隔离芯片的正极输入端分别与由所述的主电源电路产生的5V电压及所述的第二电解电容的正极连接，所述的隔离芯片的负极输入端分别与所述的第二电解电容的负极及所述的主电源电路的接地端连接，所述的隔离芯片的正极输出端输出5V隔离电压，所述的隔离芯片的正极输出端与所述的第一电解电容的正极连接，所述的第一电解电容的负极与所述的隔离芯片的负极输出端连接，所述的隔离芯片的负极输出端为隔离接地端。可以保证5V电压隔离电路和主电源电路有较好的隔离性能，从而避免内部电路受到破坏。

所述的CAN接口隔离电路包括第一光耦、第二光耦、第四电阻、第五电阻、第六电阻、第七电阻、第八电阻和第九电阻，所述的第一光耦及所述的第二光耦的型号均为TLP115，所述的第二CAN通信接口模块包括型号为TJA1040的CAN总线收发芯片、第七电容、第八电容、第九电容、第十电容、第十电阻、短路帽和CAN通信接线端，所述的第一光耦的正输出端分别与所述的处理器芯片的第91引脚及所述的第六电阻的一端连接，所述的第六电阻的另一端分别与所述的第一光耦的基极端及由所述的主电源电路产生的5V电压连接，所述的第一光耦的负输出端与主电源电路的接地端连接，所述的第一光耦的正极输入端分别与所述的第二光耦的基极端、所述的第八电阻的一端及5V隔离电压连接，所述的第一光耦的负极输入端分别与所述的第八电阻的另一端及所述的第七电阻的一端连接，所述的第七电阻的另一端与所述的CAN总线收发芯片的第1引脚连接，所述的第二光耦的正极输入端分别与所述的由所述的主电源电路产生的5V电压及所述的第五电阻的一端连接，所述的第二光耦的负极输入端分别与所述的第五电阻的另一端及所述的第四电阻的一端连接，所述的第四电阻的另一端与所述的处理器芯片的第92引脚连接，所述的第二光耦的正输出端分别与所述的第九电阻的一端及所述的CAN总线收发芯片的第4引脚连接，所述的第九电阻的另一端与所述的5V隔离电压连接，所述的第二光耦的负输出端与所述的隔离接地端连接，所述的CAN总线收发芯片的第2引脚分别与所述的5V隔离电压及所述的第七电容的一端连接，所述的第七电容的另一端分别与所述的CAN总线收发芯片的第3引脚及所述的隔离接地端连接，所述的CAN总线收发芯片的第8引脚与所述的隔离接地端连接，所述的CAN总线收发芯片的第7引脚分别与所述的第九电容的一端、所述的第十电阻的一端及所述的CAN通信接线端的第一引脚连接，所述的第九电容的另一端分别与所述的隔离接地端及所述的第十电容的一端连接，所述的第十电阻的另一端与所述的短路帽的一端连接，所述的CAN总线收发芯片的第6引脚分别与所述的第十电容的另一端、所述的短路帽的另一端及所述的CAN通信接线端的第二引脚连接，所述的CAN总线收发芯片的第5引脚与所述的第八电容的一端连接，所述的第八电容的另一端与所述的隔离接地端连接。第二CAN通信接口模块的信号通过CAN接口隔离电路与处理器芯片隔离，可以保证与第二CAN通信接口模块连接的CAN总线上的外部干扰不会对处理器芯片及主电路工作产生影响。

所述的RS-485总线隔离电路包括第三光耦、第四光耦、第五光耦、第十一电阻、第十二电阻、第十三电阻、第十四电阻、第十五电阻、第十六电阻、第十七电阻、第十八电阻及第十九电阻，所述的第三光耦及所述的第四光耦的型号均为TLP115，所述的第五光耦的型号为TLP291，所述的RS-485通讯接口模块包括型号为SN75176的驱动芯片、第十一电容、第二十电阻、第二十一电阻、第二十二电阻、第二十三电阻、第二十四电阻、第一稳压二极管、第二稳压二极管、第三稳压二极管及RS-485通讯接头，所述的第三光耦的负输出端与所述的主电源电路的接地端连接，所述的第三光耦的正输出端分别与所述的处理器芯片的第63引脚及所述的第十四电阻的一端连接，所述的第三光耦的基极端分别与所述的第十四电阻的另一端及由所述的主电源电路产生的5V电压连接，所述的第三光耦的正极输入端分别与所述的5V隔离电压、所述的第十六电阻的一端及所述的第十七电阻的一端连接，所述的第三光耦的负极输入端分别与所述的第十六电阻的另一端及所述的第十九电阻的一端连接，所述的第十九电阻的另一端与所述的驱动芯片的第1引脚连接，所述的第五光耦的正极输入端分别与由所述的主电源电路产生的3.3V电压及所述的第十三电阻的一端连接，所述的第五光耦的负极输入端分别与所述的第十三电阻的另一端及所述的第十一电阻的一端连接，所述的第十一电阻的另一端与所述的处理器芯片的第65引脚连接，所述的第五光耦的正输出端分别与所述的第十七电阻的另一端、所述的驱动芯片的第2引脚及所述的驱动芯片的第3引脚连接，所述的第五光耦的负输出端与所述的隔离接地端连接，所述的第四光耦的正极输入端分别与由所述的主电源电路产生的3.3V电压及所述的第十五电阻的一端连接，所述的第四光耦的负极输入端分别与所述的第十五电阻的另一端及所述的第十二电阻的一端连接，所述的第十二电阻的另一端与所述的处理器芯片的第64引脚连接，所述的第四光耦的基极端分别与所述的5V隔离电压及所述的第十八电阻的一端连接，所述的第四光耦的负输出端与所述的隔离接地端连接，所述的第四光耦的正输出端分别与所述的第十八电阻的另一端及所述的驱动芯片的第4引脚连接，所述的驱动芯片的第8引脚分别与所述的第十一电容的一端及所述的5V隔离电压连接，所述的第十一电容的另一端与所述的隔离接地端连接，所述的驱动芯片的第7引脚分别与所述的第二十电阻的一端、所述的第二十二电阻的一端、所述的第一稳压二极管的负极及所述的第二十三电阻的一端连接，所述的第二十三电阻的另一端与所述的RS-485通讯接头的第一引脚连接，所述的驱动芯片的第6引脚分别与所述的第二十电阻的另一端、所述的第二十一电阻的一端、所述的第三稳压二极管的负极及所述的第二十四电阻的一端连接，所述的第二十一电阻的另一端与所述的5V隔离电压连接，所述的驱动芯片的第5引脚与所述的隔离接地端连接，所述的第二十二电阻的另一端分别与所述的隔离接地端及所述的第二稳压二极管的负极连接，所述的第二稳压二极管的正极分别与所述的第一稳压二极管的正极及所述的第三稳压二极管的正极连接，所述的第二十四电阻的另一端与所述的RS-485通讯接头的第二引脚连接。

所述的USB接口模块包括第三二极管、第三十三电阻、第三十四电阻、第三十五电阻、第三十六电阻、第三十七电阻、第三十八电阻、第十九电容、第二十电容、第二十一电容及USB接头，所述的第三二极管的负极与由所述的主电源电路产生的5V电压连接，所述的第三二极管的正极分别与所述的第三十三电阻的一端、所述的USB接头的第一引脚、所述的第三十七电阻的一端及所述的第二十电容的一端连接，所述的第三十三电阻的另一端与所述的处理器芯片的第68引脚连接，所述的第三十七电阻的另一端分别与所述的第二十电容的另一端、所述的主电源电路的接地端及所述的USB接头的第四引脚连接，所述的第三十四电阻的一端与所述的处理器芯片的第70引脚连接，所述的第三十四电阻的另一端分别与所述的第三十六电阻的一端、所述的第十九电容的一端及所述的USB接头的第二引脚连接，所述的第三十五电阻的一端与所述的处理器芯片的第71引脚连接，所述的第三十五电阻的另一端分别与所述的第三十八电阻的一端、所述的第二十一电容的一端及所述的USB接头的第三引脚连接，所述的第三十六电阻的另一端分别与所述的第十九电容的另一端、所述的第三十八电阻的另一端、所述的第二十一电容的另一端及所述的主电源电路的接地端连接，所述的USB接头的第五引脚分别与所述的USB接头的第六引脚及外部绝缘地连接。在调试设备以及向大批量的本增强型可编程控制器写入程序时，可以通过USB接口模块向本增强型可编程控制器提供5V直流电，大大提高了工作效率，并可通过该USB接口模块实时地监控电路工作。

所述的模拟信号传输模块包括PWM模拟信号输出模块及模拟信号输入模块，所述的PWM模拟信号输出模块包括第二十五电阻、第二十六电阻、第二十七电阻、第三十电阻、第十三电容、第十八电容、运算放大器、第一二极管、第二二极管及PWM模拟信号输出接头，所述的模拟信号输入模块包括模拟信号输入接头、第一电感、第十四电容、第十六电容、第二十八电阻、第三十一电阻及第四稳压二极管，所述的第二十五电阻的一端与所述的处理器芯片的第69引脚连接，所述的第二十五电阻的另一端分别与所述的第二十六电阻的一端及所述的第十三电容的一端连接，所述的第十三电容的另一端分别与所述的主电源电路的接地端、所述的第二十七电阻的一端、所述的第一二极管的正极、所述的第十八电容的一端及所述的PWM模拟信号输出接头的第二引脚连接，所述的第二十六电阻的另一端与所述的运算放大器的正极输入端连接，所述的运算放大器的负极输入端分别与所述的第二十七电阻的另一端及所述的第三十电阻的一端连接，所述的运算放大器的输出端分别与所述的第三十电阻的另一端、所述的第一二极管的负极、所述的第二二极管的正极、所述的第十八电容的另一端及所述的PWM模拟信号输出接头第一引脚连接，所述的第二二极管的负极与外部24V供电电压连接，所述的模拟信号输入接头的第二引脚分别与所述的第十四电容的一端及所述的第一电感的一端连接，所述的模拟信号输入接头的第一引脚分别与所述的第十四电容的另一端、所述的第四稳压二极管的正极、所述的第三十一电阻的一端、所述的第十六电容的一端及所述的主电源电路的接地端连接，所述的第一电感的另一端与所述的第二十八电阻的一端连接，所述的第二十八电阻的另一端分别与所述的第四稳压二极管的负极、所述的第三十一电阻的另一端、所述的第十六电容的另一端及所述的处理器芯片的第31引脚连接。PWM模拟信号输出模块与处理器芯片中具有PWM输出功能的第69引脚连接，通过控制由处理器芯片产生的PWM输出信号的占空比，即可通过PWM模拟信号输出模块产生相应大小的输出电压，可以与由处理器芯片自身的模拟量输出引脚构建的多个模拟量输出电路共同组成多路模拟量输出通道，解决了处理器芯片自身模拟量输出引脚较少的缺陷，因此在需要用模拟量控制多个参数时能够满足需求。

所述的数字信号传输模块包括数字信号输入模块及数字信号输出模块，所述的数字信号输入模块包括数字信号输入接头、第三十九电阻、第四十电阻、第四十一电阻、第四十二电阻、第一发光二极管、第二十二电容及第六光耦，所述的数字信号输出模块包括第四十三电阻、第四十四电阻、第四十五电阻、第四十六电阻、第七光耦、第五二极管、第二发光二极管、NMOS管及数字信号输出接头，所述的数字信号输入接头的第一引脚分别与所述的第三十九电阻的一端及所述的第四十电阻的一端连接，所述的第三十九电阻的另一端与所述的第一发光二极管的负极连接，所述的第一发光二极管的正极分别与外部24V供电电压、所述的第二十二电容的一端、所述的第四十一电阻的一端及所述的第六光耦的正极输入端连接，所述的第四十电阻的另一端分别与所述的第二十二电容的另一端、所述的第四十一电阻的另一端及所述的第六光耦的负极输入端连接，所述的第六光耦的正输出端分别与所述的处理器芯片的第53引脚及所述的第四十二电阻的一端连接，所述的第四十二电阻的另一端与由所述的主电源电路产生的3.3V电压连接，所述的第六光耦的负输出端与所述的主电源电路的接地端连接，所述的第四十三电阻的一端与所述的处理器芯片的第62引脚连接，所述的第四十三电阻的另一端与所述的第七光耦的正极输入端连接，所述的第七光耦的负极输入端与所述的主电源电路的接地端连接，所述的第七光耦的正输出端与所述的第四十四电阻的一端连接，所述的第四十四电阻的另一端分别与外部24V供电电压、所述的第五二极管的负极及所述的第二发光二极管的正极连接，所述的第二发光二极管的负极与所述的第四十六电阻的一端连接，所述的第四十六电阻的另一端分别与所述的数字信号输出接头的第一引脚、所述的第五二极管的正极及所述的NMOS管的漏极连接，所述的第七光耦的负输出端分别与所述的NMOS管的栅极及所述的第四十五电阻的一端连接，所述的第四十五电阻的另一端分别与所述的主电源电路的接地端及所述的NMOS管的源极连接。数字信号输出模块中采用NMOS管，可以大大提高数字信号输出模块可承受的最大电流。

与现有技术相比，本实用新型的优点在于通讯模块集成了USB接口模块、以太网接口模块、第一CAN通信接口模块、第二CAN通信接口模块和RS-485通讯接口模块，可以最大限度的方便客户，有很强的灵活性；USB接口模块与处理器芯片连接，在调试设备以及向大批量的本增强型可编程控制器写入程序时，可以通过USB接口模块向本增强型可编程控制器提供5V直流电，大大提高了工作效率；同时，通过USB接口模块能够将电路中的各路模拟量输入波形及输出波形等运行状态传输至外部监控系统中进行分析；第二CAN通信接口模块通过CAN接口隔离电路与处理器芯片连接，RS-485通讯接口模块通过RS-485总线隔离电路与处理器芯片连接，以上两个模块的信号均与处理器芯片隔离，减小了对控制器芯片的干扰。

附图说明

图1为本实用新型的电路原理框图；

图2为本实用新型中处理器芯片的电路结构图；

图3为本实用新型中5V电压隔离电路的电路结构图；

图4为本实用新型中CAN接口隔离电路的电路结构图；

图5为本实用新型中第二CAN通信接口模块的电路结构图；

图6为本实用新型中RS-485总线隔离电路的电路结构图；

图7为本实用新型中RS-485通讯接口模块的电路结构图；

图8为本实用新型中USB接口模块的电路结构图；

图9为本实用新型中PWM模拟信号输出模块的电路结构图；

图10为本实用新型中模拟信号输入模块的电路结构图；

图11为本实用新型中数字信号输入模块的电路结构图；

图12为本实用新型中数字信号输出模块的电路结构图。

具体实施方式

以下结合附图实施例对本实用新型作进一步详细描述。

如图1、图2所示，一种增强型可编程控制器，包括型号为STM32F407VGT6的处理器芯片1、通讯模块、模拟信号传输模块2和数字信号传输模块3，处理器芯片1分别与通讯模块、模拟信号传输模块2及数字信号传输模块3连接，通讯模块包括第一CAN通信接口模块41、第二CAN通信接口模块42、RS-485通讯接口模块43、USB接口模块44和以太网接口模块45，USB接口模块44、以太网接口模块45及第一CAN通信接口模块41分别与处理器芯片1连接，第二CAN通信接口模块42通过CAN接口隔离电路46与处理器芯片1连接，RS-485通讯接口模块43通过RS-485总线隔离电路47与处理器芯片1连接。

如图3所示，一种增强型可编程控制器还包括主电源电路和5V电压隔离电路，5V电压隔离电路包括型号为B05S05-1W的隔离芯片POWER1、第一电解电容C5及第二电解电容C6，隔离芯片POWER1的正极输入端分别与由主电源电路产生的5V电压及第二电解电容C6的正极连接，隔离芯片POWER1的负极输入端分别与第二电解电容C6的负极及主电源电路的接地端GND连接，隔离芯片POWER1的正极输出端输出5V隔离电压，隔离芯片POWER1的正极输出端与第一电解电容C5的正极连接，第一电解电容C5的负极与隔离芯片POWER1的负极输出端连接，隔离芯片POWER1的负极输出端为隔离接地端GND（2）。

如图4、图5所示，CAN接口隔离电路46包括第一光耦PC1、第二光耦PC2、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8和第九电阻R9，第一光耦PC1及第二光耦PC2的型号均为TLP115，第二CAN通信接口模块42包括型号为TJA1040的CAN总线收发芯片U2、第七电容C7、第八电容C8、第九电容C9、第十电容C10、第十电阻R10、短路帽JP1和CAN通信接线端J2，第一光耦PC1的正输出端分别与处理器芯片1的第91引脚及第六电阻R6的一端连接，第六电阻R6的另一端分别与第一光耦PC1的基极端及由主电源电路产生的5V电压连接，第一光耦PC1的负输出端与主电源电路的接地端GND连接，第一光耦PC1的正极输入端分别与第二光耦PC2的基极端、第八电阻R8的一端及5V隔离电压连接，第一光耦PC1的负极输入端分别与第八电阻R8的另一端及第七电阻R7的一端连接，第七电阻R7的另一端与CAN总线收发芯片U2的第1引脚连接，第二光耦PC2的正极输入端分别与由主电源电路产生的5V电压及第五电阻R5的一端连接，第二光耦PC2的负极输入端分别与第五电阻R5的另一端及第四电阻R4的一端连接，第四电阻R4的另一端与处理器芯片1的第92引脚连接，第二光耦PC2的正输出端分别与第九电阻R9的一端及CAN总线收发芯片U2的第4引脚连接，第九电阻R9的另一端与5V隔离电压连接，第二光耦PC2的负输出端与隔离接地端GND（2）连接，CAN总线收发芯片U2的第2引脚分别与5V隔离电压及第七电容C7的一端连接，第七电容C7的另一端分别与CAN总线收发芯片U2的第3引脚及隔离接地端GND（2）连接，CAN总线收发芯片U2的第8引脚与隔离接地端GND（2）连接，CAN总线收发芯片U2的第7引脚分别与第九电容C9的一端、第十电阻R10的一端及CAN通信接线端J2的第一引脚连接，第九电容C9的另一端分别与隔离接地端GND（2）及第十电容C10的一端连接，第十电阻R10的另一端与短路帽JP1的一端连接，CAN总线收发芯片U2的第6引脚分别与第十电容C10的另一端、短路帽JP1的另一端及CAN通信接线端J2的第二引脚连接，CAN总线收发芯片U2的第5引脚与第八电容C8的一端连接，第八电容C8的另一端与隔离接地端GND（2）连接。

如图6、图7所示，RS-485总线隔离电路47包括第三光耦PC3、第四光耦PC4、第五光耦PC5、第十一电阻R11、第十二电阻R12、第十三电阻R13、第十四电阻R14、第十五电阻R15、第十六电阻R16、第十七电阻R17、第十八电阻R18及第十九电阻R19，第三光耦PC3及第四光耦PC4的型号均为TLP115，第五光耦PC5的型号为TLP291，RS-485通讯接口模块43包括型号为SN75176的驱动芯片U4、第十一电容C11、第二十电阻R20、第二十一电阻R21、第二十二电阻R22、第二十三电阻R23、第二十四电阻R24、第一稳压二极管ZD1、第二稳压二极管ZD2、第三稳压二极管ZD3及RS-485通讯接头J3，第三光耦PC3的负输出端与主电源电路的接地端GND连接，第三光耦PC3的正输出端分别与处理器芯片1的第63引脚及第十四电阻R14的一端连接，第三光耦PC3的基极端分别与第十四电阻R14的另一端及由主电源电路产生的5V电压连接，第三光耦PC3的正极输入端分别与5V隔离电压、第十六电阻R16的一端及第十七电阻R17的一端连接，第三光耦PC3的负极输入端分别与第十六电阻R16的另一端及第十九电阻R19的一端连接，第十九电阻R19的另一端与驱动芯片U4的第1引脚连接，第五光耦PC5的正极输入端分别与由主电源电路产生的3.3V电压及第十三电阻R13的一端连接，第五光耦PC5的负极输入端分别与第十三电阻R13的另一端及第十一电阻R11的一端连接，第十一电阻R11的另一端与处理器芯片1的第65引脚连接，第五光耦PC5的正输出端分别与第十七电阻R17的另一端、驱动芯片U4的第2引脚及驱动芯片U4的第3引脚连接，第五光耦PC5的负输出端与隔离接地端GND（2）连接，第四光耦PC4的正极输入端分别与由主电源电路产生的3.3V电压及第十五电阻R15的一端连接，第四光耦PC4的负极输入端分别与第十五电阻R15的另一端及第十二电阻R12的一端连接，第十二电阻R12的另一端与处理器芯片1的第64引脚连接，第四光耦PC4的基极端分别与5V隔离电压及第十八电阻R18的一端连接，第四光耦PC4的负输出端与隔离接地端GND（2）连接，第四光耦PC4的正输出端分别与第十八电阻R18的另一端及驱动芯片U4的第4引脚连接，驱动芯片U4的第8引脚分别与第十一电容C11的一端及5V隔离电压连接，第十一电容C11的另一端与隔离接地端GND（2）连接，驱动芯片U4的第7引脚分别与第二十电阻R20的一端、第二十二电阻R22的一端、第一稳压二极管ZD1的负极及第二十三电阻R23的一端连接，第二十三电阻R23的另一端与RS-485通讯接头J3的第一引脚连接，驱动芯片U4的第6引脚分别与第二十电阻R20的另一端、第二十一电阻R21的一端、第三稳压二极管ZD3的负极及第二十四电阻R24的一端连接，第二十一电阻R21的另一端与5V隔离电压连接，驱动芯片U4的第5引脚与隔离接地端GND（2）连接，第二十二电阻R22的另一端分别与隔离接地端GND（2）及第二稳压二极管ZD2的负极连接，第二稳压二极管ZD2的正极分别与第一稳压二极管ZD1的正极及第三稳压二极管ZD3的正极连接，第二十四电阻R24的另一端与RS-485通讯接头J3的第二引脚连接。

如图8所示，USB接口模块44包括第三二极管D3、第三十三电阻R33、第三十四电阻R34、第三十五电阻R35、第三十六电阻R36、第三十七电阻R37、第三十八电阻R38、第十九电容C19、第二十电容C20、第二十一电容C21及USB接头J1，第三二极管D3的负极与由主电源电路产生的5V电压连接，第三二极管D3的正极分别与第三十三电阻R33的一端、USB接头J1的第一引脚、第三十七电阻R37的一端及第二十电容C20的一端连接，第三十三电阻R33的另一端与处理器芯片1的第68引脚连接，第三十七电阻R37的另一端分别与第二十电容C20的另一端、主电源电路的接地端GND及USB接头J1的第四引脚连接，第三十四电阻R34的一端与处理器芯片1的第70引脚连接，第三十四电阻R34的另一端分别与第三十六电阻R36的一端、第十九电容C19的一端及USB接头J1的第二引脚连接，第三十五电阻R35的一端与处理器芯片1的第71引脚连接，第三十五电阻R35的另一端分别与第三十八电阻R38的一端、第二十一电容C21的一端及USB接头J1的第三引脚连接，第三十六电阻R36的另一端分别与第十九电容C19的另一端、第三十八电阻R38的另一端、第二十一电容C21的另一端及主电源电路的接地端GND连接，USB接头J1的第五引脚分别与USB接头J1的第六引脚及外部绝缘地连接。

如图9、图10所示，模拟信号传输模块2包括PWM模拟信号输出模块及模拟信号输入模块，PWM模拟信号输出模块包括第二十五电阻R25、第二十六电阻R26、第二十七电阻R27、第三十电阻R30、第十三电容C13、第十八电容C18、运算放大器U5A、第一二极管D1、第二二极管D2及PWM模拟信号输出接头J4，模拟信号输入模块包括模拟信号输入接头J5、第一电感L1、第十四电容C14、第十六电容C16、第二十八电阻R28、第三十一电阻R31及第四稳压二极管ZD4，第二十五电阻R25的一端与处理器芯片1的第69引脚连接，第二十五电阻R25的另一端分别与第二十六电阻R26的一端及第十三电容C13的一端连接，第十三电容C13的另一端分别与主电源电路的接地端GND、第二十七电阻R27的一端、第一二极管D1的正极、第十八电容C18的一端及PWM模拟信号输出接头J4的第二引脚连接，第二十六电阻R26的另一端与运算放大器U5A的正极输入端连接，运算放大器U5A的负极输入端分别与第二十七电阻R27的另一端及第三十电阻R30的一端连接，运算放大器U5A的输出端分别与第三十电阻R30的另一端、第一二极管D1的负极、第二二极管D2的正极、第十八电容C18的另一端及PWM模拟信号输出接头J4第一引脚连接，第二二极管D2的负极与外部24V供电电压连接，模拟信号输入接头J5的第二引脚分别与第十四电容C14的一端及第一电感L1的一端连接，模拟信号输入接头J5的第一引脚分别与第十四电容C14的另一端、第四稳压二极管ZD4的正极、第三十一电阻R31的一端、第十六电容C16的一端及主电源电路的接地端GND连接，第一电感L1的另一端与第二十八电阻R28的一端连接，第二十八电阻R28的另一端分别与第四稳压二极管ZD4的负极、第三十一电阻R31的另一端、第十六电容C16的另一端及处理器芯片1的第31引脚连接。

如图11、图12所示，数字信号传输模块3包括数字信号输入模块及数字信号输出模块，数字信号输入模块包括数字信号输入接头J7、第三十九电阻R39、第四十电阻R40、第四十一电阻R41、第四十二电阻R42、第一发光二极管D4、第二十二电容C22及第六光耦U6，数字信号输出模块包括第四十三电阻R43、第四十四电阻R44、第四十五电阻R45、第四十六电阻R46、第七光耦U7、第五二极管D5、第二发光二极管D6、NMOS管U8A及数字信号输出接头J6，数字信号输入接头J7的第一引脚DI1分别与第三十九电阻R39的一端及第四十电阻R40的一端连接，第三十九电阻R39的另一端与第一发光二极管D4的负极连接，第一发光二极管D4的正极分别与外部24V供电电压、第二十二电容C22的一端、第四十一电阻R41的一端及第六光耦U6的正极输入端连接，第四十电阻R40的另一端分别与第二十二电容C22的另一端、第四十一电阻R41的另一端及第六光耦U6的负极输入端连接，第六光耦U6的正输出端分别与处理器芯片1的第53引脚及第四十二电阻R42的一端连接，第四十二电阻R42的另一端与由主电源电路产生的3.3V电压连接，第六光耦U6的负输出端与主电源电路的接地端GND连接，第四十三电阻R43的一端与处理器芯片1的第62引脚连接，第四十三电阻R43的另一端与第七光耦U7的正极输入端连接，第七光耦U7的负极输入端与主电源电路的接地端GND连接，第七光耦U7的正输出端与第四十四电阻R44的一端连接，第四十四电阻R44的另一端分别与外部24V供电电压、第五二极管D5的负极及第二发光二极管D6的正极连接，第二发光二极管D6的负极与第四十六电阻R46的一端连接，第四十六电阻R46的另一端分别与数字信号输出接头J6的第一引脚DO2、第五二极管D5的正极及NMOS管U8A的漏极连接，第七光耦U7的负输出端分别与NMOS管U8A的栅极及第四十五电阻R45的一端连接，第四十五电阻R45的另一端分别与主电源电路的接地端GND及NMOS管U8A的源极连接。

Claims (8)

1.一种增强型可编程控制器，包括处理器芯片、通讯模块、模拟信号传输模块和数字信号传输模块，所述的处理器芯片分别与所述的通讯模块、所述的模拟信号传输模块及所述的数字信号传输模块连接，其特征在于所述的通讯模块包括USB接口模块、以太网接口模块、第一CAN通信接口模块、第二CAN通信接口模块和RS-485通讯接口模块，所述的USB接口模块、所述的以太网接口模块及所述的第一CAN通信接口模块分别与所述的处理器芯片连接，所述的第二CAN通信接口模块通过CAN接口隔离电路与所述的处理器芯片连接，所述的RS-485通讯接口模块通过RS-485总线隔离电路与所述的处理器芯片连接。

2.根据权利要求1所述的一种增强型可编程控制器，其特征在于所述的处理器芯片采用型号为STM32F407VGT6的芯片。

3.根据权利要求2所述的一种增强型可编程控制器，其特征在于还包括主电源电路和5V电压隔离电路，所述的5V电压隔离电路包括型号为B05S05-1W的隔离芯片、第一电解电容及第二电解电容，所述的隔离芯片的正极输入端分别与由所述的主电源电路产生的5V电压及所述的第二电解电容的正极连接，所述的隔离芯片的负极输入端分别与所述的第二电解电容的负极及所述的主电源电路的接地端连接，所述的隔离芯片的正极输出端输出5V隔离电压，所述的隔离芯片的正极输出端与所述的第一电解电容的正极连接，所述的第一电解电容的负极与所述的隔离芯片的负极输出端连接，所述的隔离芯片的负极输出端为隔离接地端。

4.根据权利要求3所述的一种增强型可编程控制器，其特征在于所述的CAN接口隔离电路包括第一光耦、第二光耦、第四电阻、第五电阻、第六电阻、第七电阻、第八电阻和第九电阻，所述的第一光耦及所述的第二光耦的型号均为TLP115，所述的第二CAN通信接口模块包括型号为TJA1040的CAN总线收发芯片、第七电容、第八电容、第九电容、第十电容、第十电阻、短路帽和CAN通信接线端，所述的第一光耦的正输出端分别与所述的处理器芯片的第91引脚及所述的第六电阻的一端连接，所述的第六电阻的另一端分别与所述的第一光耦的基极端及由所述的主电源电路产生的5V电压连接，所述的第一光耦的负输出端与主电源电路的接地端连接，所述的第一光耦的正极输入端分别与所述的第二光耦的基极端、所述的第八电阻的一端及5V隔离电压连接，所述的第一光耦的负极输入端分别与所述的第八电阻的另一端及所述的第七电阻的一端连接，所述的第七电阻的另一端与所述的CAN总线收发芯片的第1引脚连接，所述的第二光耦的正极输入端分别与所述的由所述的主电源电路产生的5V电压及所述的第五电阻的一端连接，所述的第二光耦的负极输入端分别与所述的第五电阻的另一端及所述的第四电阻的一端连接，所述的第四电阻的另一端与所述的处理器芯片的第92引脚连接，所述的第二光耦的正输出端分别与所述的第九电阻的一端及所述的CAN总线收发芯片的第4引脚连接，所述的第九电阻的另一端与所述的5V隔离电压连接，所述的第二光耦的负输出端与所述的隔离接地端连接，所述的CAN总线收发芯片的第2引脚分别与所述的5V隔离电压及所述的第七电容的一端连接，所述的第七电容的另一端分别与所述的CAN总线收发芯片的第3引脚及所述的隔离接地端连接，所述的CAN总线收发芯片的第8引脚与所述的隔离接地端连接，所述的CAN总线收发芯片的第7引脚分别与所述的第九电容的一端、所述的第十电阻的一端及所述的CAN通信接线端的第一引脚连接，所述的第九电容的另一端分别与所述的隔离接地端及所述的第十电容的一端连接，所述的第十电阻的另一端与所述的短路帽的一端连接，所述的CAN总线收发芯片的第6引脚分别与所述的第十电容的另一端、所述的短路帽的另一端及所述的CAN通信接线端的第二引脚连接，所述的CAN总线收发芯片的第5引脚与所述的第八电容的一端连接，所述的第八电容的另一端与所述的隔离接地端连接。

5.根据权利要求3所述的一种增强型可编程控制器，其特征在于所述的RS-485总线隔离电路包括第三光耦、第四光耦、第五光耦、第十一电阻、第十二电阻、第十三电阻、第十四电阻、第十五电阻、第十六电阻、第十七电阻、第十八电阻及第十九电阻，所述的第三光耦及所述的第四光耦的型号均为TLP115，所述的第五光耦的型号为TLP291，所述的RS-485通讯接口模块包括型号为SN75176的驱动芯片、第十一电容、第二十电阻、第二十一电阻、第二十二电阻、第二十三电阻、第二十四电阻、第一稳压二极管、第二稳压二极管、第三稳压二极管及RS-485通讯接头，所述的第三光耦的负输出端与所述的主电源电路的接地端连接，所述的第三光耦的正输出端分别与所述的处理器芯片的第63引脚及所述的第十四电阻的一端连接，所述的第三光耦的基极端分别与所述的第十四电阻的另一端及由所述的主电源电路产生的5V电压连接，所述的第三光耦的正极输入端分别与所述的5V隔离电压、所述的第十六电阻的一端及所述的第十七电阻的一端连接，所述的第三光耦的负极输入端分别与所述的第十六电阻的另一端及所述的第十九电阻的一端连接，所述的第十九电阻的另一端与所述的驱动芯片的第1引脚连接，所述的第五光耦的正极输入端分别与由所述的主电源电路产生的3.3V电压及所述的第十三电阻的一端连接，所述的第五光耦的负极输入端分别与所述的第十三电阻的另一端及所述的第十一电阻的一端连接，所述的第十一电阻的另一端与所述的处理器芯片的第65引脚连接，所述的第五光耦的正输出端分别与所述的第十七电阻的另一端、所述的驱动芯片的第2引脚及所述的驱动芯片的第3引脚连接，所述的第五光耦的负输出端与所述的隔离接地端连接，所述的第四光耦的正极输入端分别与由所述的主电源电路产生的3.3V电压及所述的第十五电阻的一端连接，所述的第四光耦的负极输入端分别与所述的第十五电阻的另一端及所述的第十二电阻的一端连接，所述的第十二电阻的另一端与所述的处理器芯片的第64引脚连接，所述的第四光耦的基极端分别与所述的5V隔离电压及所述的第十八电阻的一端连接，所述的第四光耦的负输出端与所述的隔离接地端连接，所述的第四光耦的正输出端分别与所述的第十八电阻的另一端及所述的驱动芯片的第4引脚连接，所述的驱动芯片的第8引脚分别与所述的第十一电容的一端及所述的5V隔离电压连接，所述的第十一电容的另一端与所述的隔离接地端连接，所述的驱动芯片的第7引脚分别与所述的第二十电阻的一端、所述的第二十二电阻的一端、所述的第一稳压二极管的负极及所述的第二十三电阻的一端连接，所述的第二十三电阻的另一端与所述的RS-485通讯接头的第一引脚连接，所述的驱动芯片的第6引脚分别与所述的第二十电阻的另一端、所述的第二十一电阻的一端、所述的第三稳压二极管的负极及所述的第二十四电阻的一端连接，所述的第二十一电阻的另一端与所述的5V隔离电压连接，所述的驱动芯片的第5引脚与所述的隔离接地端连接，所述的第二十二电阻的另一端分别与所述的隔离接地端及所述的第二稳压二极管的负极连接，所述的第二稳压二极管的正极分别与所述的第一稳压二极管的正极及所述的第三稳压二极管的正极连接，所述的第二十四电阻的另一端与所述的RS-485通讯接头的第二引脚连接。

6.根据权利要求3所述的一种增强型可编程控制器，其特征在于所述的USB接口模块包括第三二极管、第三十三电阻、第三十四电阻、第三十五电阻、第三十六电阻、第三十七电阻、第三十八电阻、第十九电容、第二十电容、第二十一电容及USB接头，所述的第三二极管的负极与由所述的主电源电路产生的5V电压连接，所述的第三二极管的正极分别与所述的第三十三电阻的一端、所述的USB接头的第一引脚、所述的第三十七电阻的一端及所述的第二十电容的一端连接，所述的第三十三电阻的另一端与所述的处理器芯片的第68引脚连接，所述的第三十七电阻的另一端分别与所述的第二十电容的另一端、所述的主电源电路的接地端及所述的USB接头的第四引脚连接，所述的第三十四电阻的一端与所述的处理器芯片的第70引脚连接，所述的第三十四电阻的另一端分别与所述的第三十六电阻的一端、所述的第十九电容的一端及所述的USB接头的第二引脚连接，所述的第三十五电阻的一端与所述的处理器芯片的第71引脚连接，所述的第三十五电阻的另一端分别与所述的第三十八电阻的一端、所述的第二十一电容的一端及所述的USB接头的第三引脚连接，所述的第三十六电阻的另一端分别与所述的第十九电容的另一端、所述的第三十八电阻的另一端、所述的第二十一电容的另一端及所述的主电源电路的接地端连接，所述的USB接头的第五引脚分别与所述的USB接头的第六引脚及外部绝缘地连接。

7.根据权利要求3所述的一种增强型可编程控制器，其特征在于所述的模拟信号传输模块包括PWM模拟信号输出模块及模拟信号输入模块，所述的PWM模拟信号输出模块包括第二十五电阻、第二十六电阻、第二十七电阻、第三十电阻、第十三电容、第十八电容、运算放大器、第一二极管、第二二极管及PWM模拟信号输出接头，所述的模拟信号输入模块包括模拟信号输入接头、第一电感、第十四电容、第十六电容、第二十八电阻、第三十一电阻及第四稳压二极管，所述的第二十五电阻的一端与所述的处理器芯片的第69引脚连接，所述的第二十五电阻的另一端分别与所述的第二十六电阻的一端及所述的第十三电容的一端连接，所述的第十三电容的另一端分别与所述的主电源电路的接地端、所述的第二十七电阻的一端、所述的第一二极管的正极、所述的第十八电容的一端及所述的PWM模拟信号输出接头的第二引脚连接，所述的第二十六电阻的另一端与所述的运算放大器的正极输入端连接，所述的运算放大器的负极输入端分别与所述的第二十七电阻的另一端及所述的第三十电阻的一端连接，所述的运算放大器的输出端分别与所述的第三十电阻的另一端、所述的第一二极管的负极、所述的第二二极管的正极、所述的第十八电容的另一端及所述的PWM模拟信号输出接头第一引脚连接，所述的第二二极管的负极与外部24V供电电压连接，所述的模拟信号输入接头的第二引脚分别与所述的第十四电容的一端及所述的第一电感的一端连接，所述的模拟信号输入接头的第一引脚分别与所述的第十四电容的另一端、所述的第四稳压二极管的正极、所述的第三十一电阻的一端、所述的第十六电容的一端及所述的主电源电路的接地端连接，所述的第一电感的另一端与所述的第二十八电阻的一端连接，所述的第二十八电阻的另一端分别与所述的第四稳压二极管的负极、所述的第三十一电阻的另一端、所述的第十六电容的另一端及所述的处理器芯片的第31引脚连接。

8.根据权利要求3所述的一种增强型可编程控制器，其特征在于所述的数字信号传输模块包括数字信号输入模块及数字信号输出模块，所述的数字信号输入模块包括数字信号输入接头、第三十九电阻、第四十电阻、第四十一电阻、第四十二电阻、第一发光二极管、第二十二电容及第六光耦，所述的数字信号输出模块包括第四十三电阻、第四十四电阻、第四十五电阻、第四十六电阻、第七光耦、第五二极管、第二发光二极管、NMOS管及数字信号输出接头，所述的数字信号输入接头的第一引脚分别与所述的第三十九电阻的一端及所述的第四十电阻的一端连接，所述的第三十九电阻的另一端与所述的第一发光二极管的负极连接，所述的第一发光二极管的正极分别与外部24V供电电压、所述的第二十二电容的一端、所述的第四十一电阻的一端及所述的第六光耦的正极输入端连接，所述的第四十电阻的另一端分别与所述的第二十二电容的另一端、所述的第四十一电阻的另一端及所述的第六光耦的负极输入端连接，所述的第六光耦的正输出端分别与所述的处理器芯片的第53引脚及所述的第四十二电阻的一端连接，所述的第四十二电阻的另一端与由所述的主电源电路产生的3.3V电压连接，所述的第六光耦的负输出端与所述的主电源电路的接地端连接，所述的第四十三电阻的一端与所述的处理器芯片的第62引脚连接，所述的第四十三电阻的另一端与所述的第七光耦的正极输入端连接，所述的第七光耦的负极输入端与所述的主电源电路的接地端连接，所述的第七光耦的正输出端与所述的第四十四电阻的一端连接，所述的第四十四电阻的另一端分别与外部24V供电电压、所述的第五二极管的负极及所述的第二发光二极管的正极连接，所述的第二发光二极管的负极与所述的第四十六电阻的一端连接，所述的第四十六电阻的另一端分别与所述的数字信号输出接头的第一引脚、所述的第五二极管的正极及所述的NMOS管的漏极连接，所述的第七光耦的负输出端分别与所述的NMOS管的栅极及所述的第四十五电阻的一端连接，所述的第四十五电阻的另一端分别与所述的主电源电路的接地端及所述的NMOS管的源极连接。