CN204189550U - 一种扁平化集成电感器 - Google Patents

Abstract

本实用新型公开了一种扁平化集成电感器，包括依次设置的第一磁芯本体、第二磁芯本体及第三磁芯本体，所述第一磁芯本体与第三磁芯本体呈E型，所述第二磁芯本体呈I型，所述电感器还包括设置在第一磁芯本体与第二磁芯本体之间的第一铜线圈本体、设置在第二磁芯本体与第三磁芯本体之间的第二铜线圈本体及设置在第一磁芯本体与第一铜线圈本体之间起支撑作用的PCB板本体。本实用新型结构紧凑新颖，集成双电感为一体，能有效实现电感器集成化，替代多个独立式电感在电路工作，提高电感储存能力，提升承受更高电流能力，降低在PCB模块占用率；且能提供较低的AC输入电流饱和失真，从而提高线路与系统的功率因数，解决电路滤波、调谐、耦合问题。

Description

一种扁平化集成电感器

技术领域

本实用新型涉及改进型的电感器技术，特别是涉及一种扁平化集成电感器。

背景技术

电感器作为电子设备中的关键元件之一，具有将电能转化为磁芯能且能储存利用功能,具有实现电路耦合，调谐，滤波，作用，其体积变得更小、重量变得更轻、性能的提升一直是该技术领域人员所努力追求的方向；

传统的电感器，其结构单一，生产成本高，且传统的电感器多为分离式电感器,通病在于要么储存电感量小，要么通过电流底，工作效率低, 影响其它电路，使得电路的瞬态响应速度慢,且性能单一。

实用新型内容

本实用新型的目的在于克服现有技术的不足，提供一种扁平化集成电感器，结构简单，体积小，提高整机工作效率，降低了成本。

为了达到上述目的，本实用新型采用的技术方案是：

一种扁平化集成电感器，包括依次设置的第一磁芯本体、第二磁芯本体及第三磁芯本体，所述第一磁芯本体与第三磁芯本体呈E型，所述第二磁芯本体呈I型，所述电感器还包括设置在第一磁芯本体与第二磁芯本体之间的第一铜线圈本体、设置在第二磁芯本体与第三磁芯本体之间的第二铜线圈本体及设置在第一磁芯本体与第一铜线圈本体之间起支撑作用的PCB板（ Printed Circuit Board，中文名称为印制电路板）本体。

较佳地，所述第一磁芯本体包括第一磁芯中圆柱及第一磁芯两端边柱，第一磁芯中圆柱与第一磁芯两端边柱形成第一容置腔体。

较佳地，所述第三磁芯本体包括第三磁芯中圆柱及第三磁芯两端边柱，第三磁芯中圆柱与第三磁芯两端边柱形成第二容置腔体。

较佳地，所述第一铜线圈本体上设置第一扁平铜线中间容置腔体及两个第一扁平铜线支撑脚引针容置腔体；所述第一铜线圈本体通过第一扁平铜线中间容置腔体套装在第一磁芯中圆柱上，通过两个第一扁平铜线支撑脚引针容置腔体与PCB板本体固定连接。

较佳地，所述第二铜线圈本体上设置第二扁平铜线中间容置腔体51及两个第二扁平铜线支撑脚引针容置腔体；所述第二铜线圈本体通过第二扁平铜线中间容置腔体套装在第三磁芯中圆柱上，通过两个第三扁平铜线支撑脚容置腔体与PCB板本体固定连接。

较佳地，所述PCB板本体上设有PCB板中间容置腔体、PCB板固定支撑脚引针容置腔体及支撑脚引针，PCB板本体通过PCB板中间容置腔体套装在第一磁芯中圆柱上，PCB板固定支撑脚引针容置腔体与两个第一扁平铜线支撑脚引针容置腔体和两个第三扁平铜线支撑脚容置腔体通过支撑脚引针固定连接。

作为本实用新型的其中一实施例，所述第一磁芯本体与第二磁芯本体构成第一闭合磁路，第二磁芯本体与第三磁芯本体构成第二闭合磁路，第一闭合磁路和第二闭合磁路组成耦合集成磁路。

作为本实用新型的另一实施例，所述第一磁芯本体、PCB板本体、第一铜线圈本体及第二磁芯本体构成第一闭合磁路，第三磁芯本体与第二铜线圈本体装配在第一闭合磁路上构成第二闭合磁路，第一闭合磁路和第二闭合磁路组成耦合集成磁路。

较佳地，所述第一磁芯两端边柱及第三磁芯两端边柱呈月牙型。

较佳地，所述第一磁芯本体、第二磁芯本体及第三磁芯本体的磁芯本体由铁氧体材料或铁粉材料构成。

与现有技术相比，本实用新型的有益效果是：依次设置第一磁芯本体、PCB板本体、第一铜线圈本体、第二磁芯本体、第二铜线圈本体及第三磁芯本体，使集成电感器整体上结构紧凑新颖；且集成双电感为一体，能有效实现电感器集成化，替代多个独立式电感在电路工作，提高电感储存能力，同时提升承受更高电流能力，降低在PCB模块占用率；且能提供较低的AC输入电流饱和失真，从而提高线路与系统的功率因数，解决电路滤波、调谐、耦合问题。

附图说明

 图1为本实用新型的结构分解示意图；

    图2为本实用新型的整体组装结构示意图；

图3为本实用新型的第一闭合磁路安装结构示意图；

图4为本实用新型的第一铜线圈本体结构示意图；

图5为本实用新型的第二铜线圈本体结构示意图；

图6为本实用新型的PCB板本体20结构示意图；

图7为本实用新型的PCB板本体20整体组装图；

附图中：10、第一磁芯本体；11、第一磁芯中圆柱；12、第一磁芯两端边柱；20、PCB板本体；21、PCB中间容置腔体；22、PCB固定支撑脚容置腔体；23、支撑脚引针；30、第一铜线圈本体；31、第一扁平铜线中间容置腔体；32、第一扁平铜线支撑脚引针容置腔体；40、第二磁芯本体；50、第二铜线圈本体；51、第二扁平铜线中间容置腔体；52、第二扁平铜线支撑脚引针容置腔体；60、第三磁芯本体；61、第三磁芯中圆柱；62、第三磁芯两端边柱。

具体实施方式

本实用新型的主旨在于弥补现有技术的不足，提供一种扁平化集成电感器，包括磁芯本体，磁芯本体的中间部具有磁芯中柱本体。每一个磁芯中柱本体外围均设有绕组，线圈绕组由扁平铜线绕制组成，装配磁芯组成一个集成体电感；所述磁芯本体包括第一磁芯本体、第二磁芯本体及第三磁芯。结构新颖，体积降低，制作简单，可取代多个独立式电感工作，提高整机工作效率,实现大模块开关电源的集成化、扁平化、高效率的优势。

下面结合实施例参照附图进行详细说明，以便对本实用新型的技术特征及优点进行更深入的诠释。

如图1、2所示，一种扁平化集成电感器，包括依次设置的第一磁芯本体10、第二磁芯本体40及第三磁芯本体60，所述第一磁芯本体10与第三磁芯本体60呈E型，所述第二磁芯本体40呈I型。所述电感器还包括设置在第一磁芯本体10与第二磁芯本体40之间的第一铜线圈本体30、设置在第二磁芯本体40与第三磁芯本体60之间的第二铜线圈本体50及设置在第一磁芯本体10与第一铜线圈本体30之间起支撑作用的PCB板本体20。

在本实用新型中，所述第一磁芯本体10、第二磁芯本体40及第三磁芯本体60的磁芯本体由铁氧体材料或铁粉材料构成。磁芯本体的材料特征由铁和其他一种或多种金属组成的复合氧化物。如尖晶石型铁氧体的化学式为 MeFe2O4或 MeO·Fe2O3，其中Me是离子半径与二价铁离子(Fe2+)相近的二价金属离子(如Mn2+、Zn2+、Cu2+、Ni2+、Mg2+、Co2+等)或平均化学价为二价的多种金属离子组。其具有铁磁特性，在高频下具有比金属磁性材料（包括铁镍合金、铝硅铁合金）高得多的磁导率，因而工艺简单，且节省大量贵金属，成本低，被广泛利用。当然，本实用新型并不限于其他材料的磁芯本体。

如图1的结构分解图所示，所述第一磁芯本体10包括第一磁芯中圆柱11及第一磁芯两端边柱12，第一磁芯中圆柱11与第一磁芯两端边柱12形成第一容置腔体。第一容置腔体用于放置第一铜线圈本体30及PCB板本体20。所述第一磁芯两端边柱12呈月牙型。PCB板本体20套装在第一磁芯中圆柱11上，第一铜线圈本体30套装在PCB板本体20上。

所述第三磁芯本体60包括第三磁芯中圆柱61及第三磁芯两端边柱62，第三磁芯中圆柱61与第三磁芯两端边柱62形成第二容置腔体。第二容置腔体用于放置第二铜线圈本体40。第三磁芯两端边柱62呈月牙型。第二铜线圈本体50套装在第三磁芯中圆柱61上。

如图4所示，所述第一铜线圈本体30上设置第一扁平铜线中间容置腔体31及两个第一扁平铜线支撑脚引针容置腔体32；第一扁平铜线中间容置腔体31为一圆形贯通孔，圆形贯通孔的大小刚好穿过第一磁芯中圆柱11或者稍大一些。两个第一扁平铜线支撑脚引针容置腔体32为设置在第一铜线圈本体30两端的通孔，用于将第一铜线圈本体30固定在PCB板本体20上。所述第一铜线圈本体30通过第一扁平铜线中间容置腔体31套装在第一磁芯中圆柱11上，通过两个第一扁平铜线支撑脚引针容置腔体32与PCB板本体20固定连接。第一铜线圈本体30由扁平铜线圈组成。

如图5所示，所述第二铜线圈本体50上设置第二扁平铜线中间容置腔体51及两个第二扁平铜线支撑脚引针容置腔体52；第二扁平铜线中间容置腔体51为一圆形贯通孔，圆形贯通孔的大小刚好穿过第三磁芯中圆柱61或者稍大一些。两个第二扁平铜线支撑脚引针容置腔体52为设置在第二铜线圈本体50两端的通孔，用于将第二铜线圈本体50固定在PCB板本体20上。所述第二铜线圈本体50通过第二扁平铜线中间容置腔体51套装在第三磁芯中圆柱61上，通过两个第二扁平铜线支撑脚引针容置腔体52与PCB板本体20固定连接。第二铜线圈本体50由扁平铜线圈组成。

如图6、7，所述PCB板本体20上设有PCB板中间容置腔体21、PCB板固定支撑脚引针容置腔体22及支撑脚引针23，PCB板中间容置腔体21为一圆形贯通孔，圆形贯通孔的大小刚好穿过第一磁芯中圆柱11或者稍大一些。PCB板固定支撑脚引针容置腔体22为用于固定支撑脚引针23引针的通孔。PCB板本体20通过PCB板中间容置腔体21套装在第一磁芯中圆柱11上，PCB板固定支撑脚引针容置腔体22与两个第一扁平铜线支撑脚引针容置腔体32和两个第三扁平铜线支撑脚容置腔体52通过支撑脚引针23固定连接。如图6、7中所示，PCB板固定支撑脚引针容置腔体22及支撑脚引针23相应设置4个，每个PCB板固定支撑脚引针容置腔体22设置一 支撑脚引针23。

作为本实用新型的其中一实施例，所述第一磁芯本体10与第二磁芯本体40构成第一闭合磁路，第二磁芯本体40与第三磁芯本体60构成第二闭合磁路，第一闭合磁路和第二闭合磁路组成耦合集成磁路。

作为本实用新型的另一实施例，所述第一磁芯本体10、PCB板本体20、第一铜线圈本体30及第二磁芯本体40构成第一闭合磁路，第三磁芯本体60与第二铜线圈本体50装配在第一闭合磁路上构成第二闭合磁路，第一闭合磁路和第二闭合磁路组成耦合集成磁路。

本实用新型的组装过程1、2、3如下：第一磁芯本体10放置于水平面上，四个支撑脚引针23分别安装在PCB板本体20的四个PCB板固定支撑脚引针容置腔体22上，安装完毕后，PCB板本体20通过PCB板中间容置腔体21套装在第一磁芯本体10的第一磁芯中圆柱11上；第一铜线圈本体30上通过第一扁平铜线中间容置腔体31套装在第一磁芯本体10的第一磁芯中圆柱11上，第一铜线圈本体30的两个第一扁平铜线支撑脚引针容置腔体32分别套装在一支撑脚引针23上，并进行固定；此时完成的形状如图3所示，PCB板本体20和第一铜线圈本体30安装在第一磁芯中圆柱11与第一磁芯两端边柱12形成的第一容置腔体内。

在第一铜线圈本体30上放置第二磁芯本体40，第二铜线圈本体50上通过第二扁平铜线中间容置腔体51套装在第三磁芯中圆柱61上通过两个第三扁平铜线支撑脚容置腔体52与PCB板本体20固定连接。完成示意图如图1所示。所述PCB板具有容置腔体，容置于所述第一磁芯中柱上。所述第一扁平铜线圈本体位于所述PCB与所述磁芯中芯柱上，结合所述第二磁芯形成第一闭合磁路。所述第三磁芯与所述第二扁平铜线圈结合装配在第一闭合磁路上形成第二闭合磁芯及所述耦合集成磁路。

通过以上实施例中的技术方案对本实用新型进行清楚、完整的描述，显然所描述的实施例为本实用新型一部分的实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

Claims (10)

1.一种扁平化集成电感器，包括依次设置的第一磁芯本体（10）、第二磁芯本体（40）及第三磁芯本体（60），所述第一磁芯本体（10）与第三磁芯本体（60）呈E型，所述第二磁芯本体（40）呈I型，其特征在于：所述电感器还包括设置在第一磁芯本体（10）与第二磁芯本体（40）之间的第一铜线圈本体（30）、设置在第二磁芯本体（40）与第三磁芯本体（60）之间的第二铜线圈本体（50）及设置在第一磁芯本体（10）与第一铜线圈本体（30）之间起支撑作用的PCB板本体（20）。

2.根据权利要求1所述的扁平化集成电感器，其特征在于：所述第一磁芯本体（10）包括第一磁芯中圆柱（11）及第一磁芯两端边柱（12），第一磁芯中圆柱（11）与第一磁芯两端边柱（12）形成第一容置腔体。

3.根据权利要求2所述的扁平化集成电感器，其特征在于：所述第三磁芯本体（60）包括第三磁芯中圆柱（61）及第三磁芯两端边柱（62），第三磁芯中圆柱（61）与第三磁芯两端边柱（62）形成第二容置腔体。

4.根据权利要求3所述的扁平化集成电感器，其特征在于：所述第一铜线圈本体（30）上设置第一扁平铜线中间容置腔体（31）及两个第一扁平铜线支撑脚引针容置腔体（32）；所述第一铜线圈本体（30）通过第一扁平铜线中间容置腔体（31）套装在第一磁芯中圆柱（11）上，通过两个第一扁平铜线支撑脚引针容置腔体（32）与PCB板本体（20）固定连接。

5.根据权利要求4所述的扁平化集成电感器，其特征在于：所述第二铜线圈本体（50）上设置第二扁平铜线中间容置腔体（51）及两个第二扁平铜线支撑脚引针容置腔体（52）；所述第二铜线圈本体（50）通过第二扁平铜线中间容置腔体（51）套装在第三磁芯中圆柱（61）上，通过两个第三扁平铜线支撑脚容置腔体（52）与PCB板本体（20）固定连接。

6.根据权利要求5所述的扁平化集成电感器，其特征在于：所述PCB板本体（20）上设有PCB板中间容置腔体（21）、PCB板固定支撑脚引针容置腔体（22）及支撑脚（23），PCB板本体（20）通过PCB板中间容置腔体（21）套装在第一磁芯中圆柱（11）上，PCB板固定支撑脚引针容置腔体（22）与两个第一扁平铜线支撑脚引针容置腔体（32）和两个第三扁平铜线支撑脚容置腔体（52）通过支撑脚引针（23）固定连接。

7.根据权利要求1所述的扁平化集成电感器，其特征在于：所述第一磁芯本体（10）与第二磁芯本体（40）构成第一闭合磁路，第二磁芯本体（40）与第三磁芯本体（60）构成第二闭合磁路，第一闭合磁路和第二闭合磁路组成耦合集成磁路。

8.根据权利要求6所述的扁平化集成电感器，其特征在于：所述第一磁芯本体（10）、PCB板本体（20）、第一铜线圈本体（30）及第二磁芯本体（40）构成第一闭合磁路，第三磁芯本体（60）与第二铜线圈本体（50）装配在第一闭合磁路上构成第二闭合磁路，第一闭合磁路和第二闭合磁路组成耦合集成磁路。

9.根据权利要求3所述的扁平化集成电感器，其特征在于：所述第一磁芯两端边柱（12）及第三磁芯两端边柱（62）呈月牙型。

10.根据权利要求1-9中任一项所述的扁平化集成电感器，其特征在于：所述第一磁芯本体（10）、第二磁芯本体（40）及第三磁芯本体（60）的磁芯本体由铁氧体材料或铁粉材料构成。