CN204118426U

CN204118426U - host端供电的大功率usb2.0 延长线

Info

Publication number: CN204118426U
Application number: CN201420567037.8U
Authority: CN
Inventors: 赵勇; 林化; 易欣
Original assignee: BEIJING DEEPGLINT INFORMATION TECHNOLOGY Co Ltd
Current assignee: BEIJING DEEPGLINT INFORMATION TECHNOLOGY Co Ltd
Priority date: 2014-09-29
Filing date: 2014-09-29
Publication date: 2015-01-21
Anticipated expiration: 2024-09-29

Abstract

本实用新型公开了host端供电的大功率usb2.0延长线，包括三块hub电路板、一块dev电路板以及四根屏蔽传输线，第一块hub电路板的输入端通过屏蔽传输线连接在计算机上，该屏蔽传输线的端部还连接在直流电源上，后两块hub电路板通过两根屏蔽传输线依次连接在第一块hub电路板上，第三块hub电路板的输出端通过另一根屏蔽传输线连接在dev电路板的输入端上，dev电路板的输出端连接在用电设备上。本实用新型提供一种host端供电的大功率usb2.0延长线线，解决现有传输效果较差、对设备使用位置限制较大、误码率与丢帧率高的问题。

Description

host端供电的大功率usb2.0 延长线

技术领域

本实用新型涉及一种连接线，具体涉及一种在设备和计算机之间使用的host端供电的大功率usb2.0 延长线。

背景技术

随着计算机技术的发展，大量外部设备（如打印机，网络摄像机，医疗设备，三维相机，工业设备，便携式USB接口数据采集系统，USB接口工业控制产品，USB高速图像传输）都通过usb2.0接口同计算机相连。标准的usb2.0传输线最大传输距离只有5米，而往往在实际应用中这些设备与计算机之间的距离远大于5米，而在设备端附近并无法对其提供电源支持其运行，从而大大局限了设备的使用位置。

现有的延长线主要为：（1）40米以上usb2.0延长线，如需提供设备端200mA以上电流，则必须在设备端增加附加供电电源适配器，电源适配器将220v交流电转成设备端设备所需的5v供电；（2）60米延长线则采用usb1.1标准来对2.0进行，其传输速率低，传输的效果差，如需提供>300mA的电流，则需在设备端增加附加供电电源适配器，电源适配器将220v交流电转成设备端设备所需的5v供电。而现有的延长线所存在的问题又有以下几点：（1）设备端需要大电流时（300mA以上），必须在设备端增加交流转直流的附加供电的适配器，其结构复杂，对设备的具体使用位置的限制较大，不利于使用；（2）采用1.1的标准对2.0进行兼容传输，其传输效率较低，同时传输的效果较差；（3）高速传输误码率高，三维相机的丢帧率>10000ppm。

实用新型内容

本实用新型的目的在于提供一种host端供电的大功率usb2.0 延长线线，解决现有传输效果较差、对设备使用位置限制较大、误码率与丢帧率高的问题。

为了实现上述目的，本实用新型采用的技术方案如下：

host端供电的大功率usb2.0 延长线，包括三块hub电路板、一块dev电路板以及四根屏蔽传输线，第一块hub电路板的输入端通过一根屏蔽传输线连接在计算机上，该屏蔽传输线的端部还连接在直流电源上，另外两块hub电路板通过另外两根屏蔽传输线依次连接在第一块hub电路板上，第三块hub电路板的输出端通过第四根屏蔽传输线连接在dev电路板的输入端上，dev电路板的输出端连接在用电设备上；所述与计算机连接的屏蔽传输线的一端处设置有公头以及直流电接头，dev电路板与用电设备的连接端处设置有母头。

进一步的，上述屏蔽传输线由外至内依次为外护套、编织层、铝箔以及内传输线；该内传输线的数量为六根，每根内传输线中设置有至少一根线芯，在线芯外还包裹有绝缘层；编织层为编织屏蔽网，该编织屏蔽网的覆盖率为88%-99%。

作为优选，所述屏蔽传输线内部的六根内传输线为D+信号传输线、D-信号传输线、电源传输线、电源接地线、直流电源线以及直流接地线；所述D+信号传输线或D-信号传输线中所有线芯的材料为纯铜且横截面积的总和为0.18-0.22mm²，所述电源传输线或电源接地线中所有线芯的材料为纯铜且横截面积的总和为0.32-1mm²，所述直流电源线或直流接地线中所有线芯的材料为纯铜且横截面积的总和为0.18-1mm²，该直流电源线或直流接地线上的直流电压为12V。

再进一步的，上述hub电路板设置有一块FE1.1S芯片以及与该芯片相连的hub输入口以及hub输出口，hub输入口与hub输出口分别拥有五个连接PIN脚，分别为：PIN1、PIN2、PIN3、PIN4、PIN5；hub输入口上PIN1与输入的屏蔽传输线的电源传输线相连，PIN2与D+信号传输线相连，PIN3与D-信号传输线相连，PIN4与电源接地线以及直流接地线相连，PIN5与直流电源线相连；hub输出口上PIN1与输出的屏蔽传输线的电源传输线相连，PIN2与D-信号传输线相连，PIN3与D+信号传输线相连，PIN4与电源接地线以及直流接地线相连，PIN5与直流电源线相连；该FE1.1S芯片上引脚1接地，引脚2上连接有一个12MΩ的晶阵X1，该晶阵X1的另一端连接在引脚3上，在晶阵X1上还并联有一个1MΩ的电阻R6引脚8、9分别连接在hub输出口上的PIN3、2上，引脚12连接有一个100uF/5V的电容C3，电容C3的另一端接地，在电容C3与引脚12连接到FE1.1S输出的1.8V电压，引脚13上连接有104F的电容C6，电容C6与引脚13之间接有3.3V电压，引脚14上连接有一个2.7KΩ的电阻R1，电阻R1另一端与电容C6的另一端相连并接地，引脚15、引脚16分别连接在hub输入口上的PIN2、PIN3上，引脚17上连接有一个100KΩ的电阻R2，电阻R2的另一端接有3.3V电压，引脚18连接有47KΩ的电阻R4，R4上还串联有一个104F的电容C4，在R4与C4上还并联有一个100KΩ的电阻R7，R7与C4的连接端接地，R4与C4都连接到输入电源上，引脚19上连接有一个100KΩ的电阻R5，电阻R5的另一端接有3.3V电压，引脚20上连接有一个100uF/6V的电容C1，电容C1的另一端接地，电容C1与引脚20都连接到输入电源上，引脚21上连接有一个100uF/5V的电容C2，电容C2的另一端接地，电容C2与引脚21的连接处接有3.3V电压，引脚22上连接有300Ω的电阻R3，电阻R3的另一端连接在发光二极管D1上，发光二极管D1另一端接地，引脚26接有3.3V电压，引脚28上接有104F的电容C5，电容C5另一端接地，电容C5与引脚28连接到FE1.1S输出的1.8V电压。

更进一步的，上述dev电路板设置有一块FE1.1S芯片以及与该芯片相连的dev输入口以及dev输出口，dev输入口拥有六个连接PIN脚，分别为：PIN1、PIN2、PIN3、PIN4、PIN5、PIN6；dev输出口拥有四个连接PIN脚，分别为：PIN1、PIN2、PIN3、PIN4；dev输入口上PIN1与输入的屏蔽传输线的电源传输线相连，PIN2与D-信号传输线相连，PIN3与D+信号传输线相连，PIN4、PIN5与接地线相连，PIN6与直流传输线相连，电容C7的另一端接地，在PIN6上还连接有另一块芯片，该芯片为MT2492芯片；在MT2492芯片的引脚1上连接有一个22nF的电容C9，电容C9的另一端连接在引脚6上，在引脚6上还连接有电感L1，电感L1的另一端施加有5V电压并连接有22uF/6V的电容C8、二极管D1以及110KΩ的电阻R9，电容C8的另一端连接在二极管ZD1上，电容C8与二极管ZD1的连接端接地，二极管ZD1与二极管D1相对设置并相互连接，二极管ZD1与二极管D1的连接线上接有5V电压，电阻R9的另一端连接在引脚3上，在引脚3上还连接有一个15KΩ的电阻R8，电阻R8的另一端接地，引脚4与dev输入口的PIN6相连；hub输出口上PIN1与用电设备的电源线相连，PIN2与D+信号传输线相连，PIN3与D-信号传输线相连，PIN4与接地线相连；该FE1.1S芯片上引脚1接地，引脚2上连接有一个12MΩ的晶阵X1，该晶阵X1的另一端连接在引脚3上，在晶阵X1上还并联有一个1MΩ的电阻R6引脚8、9分别连接在hub输出口上的PIN3、2上，引脚12连接有一个100uF/5V的电容C3，电容C3的另一端接地，在电容C3与引脚12之间还接有1.8V电压，引脚13上连接有104F的电容C6，电容C6与引脚13之间接有3.3V电压，引脚14上连接有一个2.7KΩ的电阻R1，电阻R1另一端与电容C6的另一端相连并接地，引脚15、16分别连接在hub输入口上的PIN2、3上，引脚17上连接有一个100KΩ的电阻R2，电阻R2的另一端接有3.3V电压，引脚18连接有47KΩ的电阻R4，R4上还串联有一个104F的电容C4，在R4与C4上还并联有一个100KΩ的电阻R7，R7与C4的连接端接地，R4与C4都连接到输入电源上，引脚19上连接有一个100KΩ的电阻R5，电阻R5的另一端接有3.3V电压，引脚20上连接有一个100uF/6V的电容C1，电容C1的另一端接地，电容C1与引脚20都连接到输入电源上，引脚21上连接有一个100uF/5V的电容C2，电容C2的另一端接地，电容C2与引脚21的连接处接有3.3V电压，引脚22上连接有300Ω的电阻R3，电阻R3的另一端连接在发光二极管LED上，发光二极管D1另一端接地，引脚26接有3.3V电压，引脚28上接有104F的电容C5，电容C5另一端接地，电容C5与引脚28连接到FE1.1S输出1.8V电压。

另外，所述四根屏蔽传输线的总长度为40～60米，且四根屏蔽传输线的长度均小于等于15米。

本实用新型与现有技术相比，具有以下优点及有益效果：

（1）本实用新型的屏蔽传输线设置有编织层与铝箔两层屏蔽层，大大提高了传输过程中的抗干扰能力，保证了信号的完整性，线芯选用纯铜材料，大大提高了信号的传输性能，同时将信号线的横截面积控制在0.18-0.22mm²，将电源传输线与电源接地线的横截面积控制在0.48-1mm²，将直流电源线与直流接地线的横截面积控制在0.18-1mm²，进一步提升了传输性，并降低了传输衰耗，大大增加了对末端设备的供电功率，进而避免了加装电源适配器，简化了其结构，进一步降低了其使用难度，提高了其适用范围；

（2）本实用新型设置有hub电路板，能够对信号进行放大、去干扰，并增强其抗干扰能力，使得数据传输更加平稳，信号更加稳定，在该实用新型的末端还设置有dev电路板，能够再次对信号进行放大、去干扰，降低了误码率与丢帧率，使得用电设备与计算机之间的数据传输更加稳定，同时本实用新型还能提供用电设备运行所需的大于300mA的电流，避免了外置电源适配器，从而降低了设备对使用位置的要求，扩大了适用范围。

附图说明

图1 为本实用新型的结构示意图。

图2为本实用新型屏蔽传输线的剖面结构图。

图3为本实用新型hub电路板的电路图。

图4为本实用新型dev电路板的电路图。

附图标记说明：1、屏蔽传输线；2、hub电路板；3、dev电路板；4、计算机；5、用电设备；11、绝缘层；12、线芯；13、铝箔；14、编织层；15、外护套。

具体实施方式

下面结合附图和实施例对本实用新型作进一步说明，本实用新型的实施方式包括但不限于下列实施例。

实施例

如图1、2、3、4所示，host端供电的大功率usb2.0 延长线，包括三块hub电路板2、一块dev电路板3以及四根屏蔽传输线1，第一块hub电路板2的输入端通过一根屏蔽传输线1连接在计算机4上，该屏蔽传输线1的端部还连接在直流电源上，另外两块hub电路板2通过另外两根屏蔽传输线1依次连接在第一块hub电路板2上，第三块hub电路板2的输出端通过第四根屏蔽传输线1连接在dev电路板3的输入端上，dev电路板3的输出端连接在用电设备5上；所述与计算机4连接的屏蔽传输线1的一端处设置有公头以及直流电接头，dev电路板3与用电设备5的连接端处设置有母头。

上述屏蔽传输线1由外至内依次为外护套15、编织层14、铝箔13以及内传输线；该内传输线的数量为六根，每根内传输线中设置有至少一根线芯12，在线芯12外还包裹有绝缘层11；编织层14为编织屏蔽网，该编织屏蔽网的覆盖率为88%-99%。

所述屏蔽传输线1内部的六根内传输线为D+信号传输线、D-信号传输线、电源传输线、电源接地线、直流电源线以及直流接地线；所述D+信号传输线或D-信号传输线中所有线芯12的材料为纯铜且横截面积的总和为0.18-0.22mm²，所述电源传输线或电源接地线中所有线芯12的材料为纯铜且横截面积的总和为0.32-1mm²，所述直流电源线或直流接地线中所有线芯12的材料为纯铜且横截面积的总和为0.18-1mm²，该直流电源线或直流接地线上的直流电压为12V。

上述hub电路板2设置有一块FE1.1S芯片以及与该芯片相连的hub输入口以及hub输出口，hub输入口与hub输出口分别拥有五个连接PIN脚，分别为：PIN1、PIN2、PIN3、PIN4、PIN5；hub输入口上PIN1与输入的屏蔽传输线1的电源传输线相连，PIN2与D+信号传输线相连，PIN3与D-信号传输线相连，PIN4与电源接地线以及直流接地线相连，PIN5与直流电源线相连；hub输出口上PIN1与输出的屏蔽传输线1的电源传输线相连，PIN2与D-信号传输线相连，PIN3与D+信号传输线相连，PIN4与电源接地线以及直流接地线相连，PIN5与直流电源线相连；该FE1.1S芯片上引脚1接地，引脚2上连接有一个12MΩ的晶阵X1，该晶阵X1的另一端连接在引脚3上，在晶阵X1上还并联有一个1MΩ的电阻R6引脚8、引脚9分别连接在hub输出口上的PIN3、PIN2上，引脚12连接有一个100uF/5V的电容C3，电容C3的另一端接地，在电容C3与引脚12之间还接有1.8V电压，引脚13上连接有104F的电容C6，电容C6与引脚13之间接有3.3V电压，引脚14上连接有一个2.7KΩ的电阻R1，电阻R1另一端与电容C6的另一端相连并接地，引脚15、引脚16分别连接在hub输入口上的PIN2、PIN3上，引脚17上连接有一个100KΩ的电阻R2，电阻R2的另一端接有3.3V电压，引脚18连接有47KΩ的电阻R4，R4上还串联有一个104F的电容C4，在R4与C4上还并联有一个100KΩ的电阻R7，R7与C4的连接端接地，R4与C4都连接到输入电源上，引脚19上连接有一个100KΩ的电阻R5，电阻R5的另一端接有3.3V电压，引脚20上连接有一个100uF/6V的电容C1，电容C1的另一端接地，电容C1与引脚20都连接到输入电源上，引脚21上连接有一个100uF/5V的电容C2，电容C2的另一端接地，电容C2与引脚21的连接处接有3.3V电压，引脚22上连接有300Ω的电阻R3，电阻R3的另一端连接在发光二极管D1上，发光二极管D1另一端接地，引脚26接有3.3V电压，引脚28上接有104F的电容C5，电容C5另一端接地，电容C5与引脚28连接到FE1.1S输出的1.8V电压。

上述dev电路板3设置有一块FE1.1S芯片以及与该芯片相连的dev输入口以及dev输出口，dev输入口拥有六个连接PIN脚，分别为：PIN1、PIN2、PIN3、PIN4、PIN5、PIN6；dev输出口拥有四个连接PIN脚，分别为：PIN1、PIN2、PIN3、PIN4；dev输入口上PIN1与输入的屏蔽传输线1的电源传输线相连，PIN2与D-信号传输线相连，PIN3与D+信号传输线相连，PIN4、PIN5与接地线相连，PIN6与直流传输线相连，电容C7的另一端接地，在PIN6上还连接有另一块芯片，该芯片为MT2492芯片；在MT2492芯片的引脚1上连接有一个22nF的电容C9，电容C9的另一端连接在引脚6上，在引脚6上还连接有电感L1，电感L1的另一端施加有5V电压并连接有22uF/6V的电容C8、二极管D1以及110KΩ的电阻R9，电容C8的另一端连接在二极管ZD1上，电容C8与二极管ZD1的连接端接地，二极管ZD1与二极管D1相对设置并相互连接，二极管ZD1与二极管D1的连接线上接有5V电压，电阻R9的另一端连接在引脚3上，在引脚3上还连接有一个15KΩ的电阻R8，电阻R8的另一端接地，引脚4与dev输入口的PIN6相连；hub输出口上PIN1与用电设备5的电源线相连，PIN2与D+信号传输线相连，PIN3与D-信号传输线相连，PIN4与接地线相连；该FE1.1S芯片上引脚1接地，引脚2上连接有一个12MΩ的晶阵X1，该晶阵X1的另一端连接在引脚3上，在晶阵X1上还并联有一个1MΩ的电阻R6引脚8、引脚9分别连接在hub输出口上的PIN3、PIN2上，引脚12连接有一个100uF/5V的电容C3，电容C3的另一端接地，在电容C3与引脚12之间还接有1.8V电压，引脚13上连接有104F的电容C6，电容C6与引脚13之间接有3.3V电压，引脚14上连接有一个2.7KΩ的电阻R1，电阻R1另一端与电容C6的另一端相连并接地，引脚15、16分别连接在hub输入口上的PIN 2、3上，引脚17上连接有一个100KΩ的电阻R2，电阻R2的另一端接有3.3V电压，引脚18连接有47KΩ的电阻R4，R4上还串联有一个104F的电容C4，在R4与C4上还并联有一个100KΩ的电阻R7，R7与C4的连接端接地，R4与C4都连接到输入电源上，引脚19上连接有一个100KΩ的电阻R5，电阻R5的另一端接有3.3V电压，引脚20上连接有一个100uF/6V的电容C1，电容C1的另一端接地，电容C1与引脚20都连接到输入电源上，引脚21上连接有一个100uF/5V的电容C2，电容C2的另一端接地，电容C2与引脚21的连接处接有3.3V电压，引脚22上连接有300Ω的电阻R3，电阻R3的另一端连接在发光二极管LED上，发光二极管D1另一端接地，引脚26接有3.3V电压，引脚28上接有104F的电容C5，电容C5另一端接地，电容C5与引脚28连接到FE1.1S输出的1.8V电压。

所述四根屏蔽传输线1的总长度为40～60米，且四根屏蔽传输线1的长度均小于等于15米。

上述的二极管D1的型号为MBR0520LT1，二极管ZD1的型号为1SMA5.0，电感L1的型号为VLF302512MT-4R7M，用电设备为运行电流超过200mA的大功率用电设备。

第一根屏蔽传输线的末端插在hub电路板的输入端，第二、三根屏蔽传输线分别设置在第一、二、三块hub电路板之间，第四根屏蔽传输线的两端分别设置在第三块hub电路板的输出端与dev电路板的输入端上。使用时，将第一根屏蔽传输线端部的公头插在计算机上并将电源接头插入直流电源中，同时将dev电路板上的母头插入用电设备上即可。

按照上述实施例，便可很好地实现本实用新型。值得说明的是，基于上述结构设计的前提下，为解决同样的技术问题，即使在本实用新型上做出的一些无实质性的改动或润色，所采用的技术方案的实质仍然与本实用新型一样，故其也应当在本实用新型的保护范围内。

Claims

1.host端供电的大功率usb2.0 延长线，其特征在于，包括三块hub电路板（2）、一块dev电路板（3）以及四根屏蔽传输线（1），第一块hub电路板（2）的输入端通过一根屏蔽传输线（1）连接在计算机（4）上，该屏蔽传输线（1）的端部还连接在直流电源上，另外两块hub电路板（2）通过另外两根屏蔽传输线（1）依次连接在第一块hub电路板（2）上，第三块hub电路板（2）的输出端通过第四根屏蔽传输线（1）连接在dev电路板（3）的输入端上，dev电路板（3）的输出端连接在用电设备（5）上；所述与计算机（4）连接的屏蔽传输线（1）的端部处设置有公头以及直流电接头，dev电路板（3）与用电设备（5）的连接端处设置有母头。

2.根据权利要求1所述的host端供电的大功率usb2.0 延长线，其特征在于，所述屏蔽传输线（1）由外至内依次为外护套（15）、编织层（14）、铝箔（13）以及内传输线；该内传输线的数量为六根，每根内传输线中设置有至少一根线芯（12），在线芯（12）外还包裹有绝缘层（11）；编织层（14）为编织屏蔽网，该编织屏蔽网的覆盖率为88%-99%。

3.根据权利要求2所述的host端供电的大功率usb2.0 延长线，其特征在于，所述屏蔽传输线（1）内部的六根内传输线为D+信号传输线、D-信号传输线、电源传输线、电源接地线、直流电源线以及直流接地线；所述D+信号传输线或D-信号传输线中所有线芯（12）的材料为纯铜且横截面积的总和为0.18-0.22mm²，所述电源传输线或电源接地线中所有线芯（12）的材料为纯铜且横截面积的总和为0.32-1mm²，所述直流电源线或直流接地线中所有线芯（12）的材料为纯铜且横截面积的总和为0.18-1mm²，该直流电源线或直流接地线上的直流电压为12V。

4.根据权利要求3所述的host端供电的大功率usb2.0 延长线，其特征在于，所述hub电路板（2）设置有一块FE1.1S芯片以及与该芯片相连的hub输入口以及hub输出口，hub输入口与hub输出口分别拥有五个连接PIN脚，分别为：PIN1、PIN2、PIN3、PIN4、PIN5；hub输入口上PIN1与输入的屏蔽传输线（1）的电源传输线相连，PIN2与D+信号传输线相连，PIN3与D-信号传输线相连，PIN4与电源接地线以及直流接地线相连，PIN5与直流电源线相连；hub输出口上PIN1与输出的屏蔽传输线（1）的电源传输线相连，PIN2与D-信号传输线相连，PIN3与D+信号传输线相连，PIN4与电源接地线以及直流接地线相连，PIN5与直流电源线相连；该FE1.1S芯片上引脚1接地，引脚2上连接有一个12MΩ的晶阵X1，该晶阵X1的另一端连接在引脚3上，在晶阵X1上还并联有一个1MΩ的电阻R6，引脚8、引脚9分别连接在hub输出口上的PIN3、PIN2上，引脚12连接有一个100uF/5V的电容C3，电容C3的另一端接地，在电容C3与引脚12之间还接有1.8V电压，引脚13上连接有104F的电容C6，电容C6与引脚13之间接有3.3V电压，引脚14上连接有一个2.7KΩ的电阻R1，电阻R1另一端与电容C6的另一端相连并接地，引脚15、引脚16分别连接在hub输入口上的PIN2、PIN3上，引脚17上连接有一个100KΩ的电阻R2，电阻R2的另一端接有3.3V电压，引脚18连接有47KΩ的电阻R4，R4上还串联有一个104F的电容C4，在R4与C4上还并联有一个100KΩ的电阻R7，R7与C4的连接端接地，R4与C4都连接到输入电源上，引脚19上连接有一个100KΩ的电阻R5，电阻R5的另一端接有3.3V电压，引脚20上连接有一个100uF/6V的电容C1，电容C1的另一端接地，电容C1与引脚20的都连接到输入电源上，引脚21上连接有一个100uF/5V的电容C2，电容C2的另一端接地，电容C2与引脚21的连接处接有3.3V电压，引脚22上连接有300Ω的电阻R3，电阻R3的另一端连接在发光二极管D1上，发光二极管D1另一端接地，引脚26接有3.3V电压，引脚28上接有104F的电容C5，电容C5另一端接地，电容C5与引脚28之间接有1.8V电压。

5.根据权利要求4所述的host端供电的大功率usb2.0 延长线，其特征在于，所述dev电路板（3）设置有一块FE1.1S芯片以及与该芯片相连的dev输入口以及dev输出口，dev输入口拥有六个连接PIN脚，分别为：PIN1、PIN2、PIN3、PIN4、PIN5、PIN6；dev输出口拥有四个连接PIN脚，分别为：PIN1、PIN2、PIN3、PIN4；dev输入口上PIN1与输入的屏蔽传输线（1）的电源传输线相连，PIN2与D-信号传输线相连，PIN3与D+信号传输线相连，PIN4、PIN5与接地线相连，PIN6与直流传输线相连，电容C7的另一端接地，在PIN6上还连接有另一块芯片，该芯片为MT2492芯片；在MT2492芯片的引脚1上连接有一个22nF的电容C9，电容C9的另一端连接在引脚6上，在引脚6上还连接有电感L1，电感L1的另一端施加有5V电压并连接有22uF/6V的电容C8、二极管D1以及110KΩ的电阻R9，电容C8的另一端连接在二极管ZD1上，电容C8与二极管ZD1的连接端接地，二极管ZD1与二极管D1相对设置并相互连接，二极管ZD1与二极管D1的连接线上接有5V电压，电阻R9的另一端连接在引脚3上，在引脚3上还连接有一个15KΩ的电阻R8，电阻R8的另一端接地，引脚4与dev输入口的PIN6相连；hub输出口上PIN1与用电设备（5）的电源线相连，PIN2与D+信号传输线相连，PIN3与D-信号传输线相连，PIN4与接地线相连；该FE1.1S芯片上引脚1接地，引脚2上连接有一个12MΩ的晶阵X1，该晶阵X1的另一端连接在引脚3上，在晶阵X1上还并联有一个1MΩ的电阻R6引脚8、引脚9分别连接在hub输出口上的PIN3、PIN2上，引脚12连接有一个100uF/5V的电容C3，电容C3的另一端接地，在电容C3与引脚12连接到FE1.1S输出的1.8V电压，引脚13上连接有104F的电容C6，电容C6与引脚13之间接有3.3V电压，引脚14上连接有一个2.7KΩ的电阻R1，电阻R1另一端与电容C6的另一端相连并接地，引脚15、引脚16分别连接在hub输入口上的PIN2、PIN3上，引脚17上连接有一个100KΩ的电阻R2，电阻R2的另一端接有3.3V电压，引脚18连接有47KΩ的电阻R4，R4上还串联有一个104F的电容C4，在R4与C4上还并联有一个100KΩ的电阻R7，R7与C4的连接端接地，R4与C4都连接到输入电源上，引脚19上连接有一个100KΩ的电阻R5，电阻R5的另一端接有3.3V电压，引脚20上连接有一个100uF/6V的电容C1，电容C1的另一端接地，电容C1与引脚20连接到输入电源上，引脚21上连接有一个100uF/5V的电容C2，电容C2的另一端接地，电容C2与引脚21的连接处接有3.3V电压，引脚22上连接有300Ω的电阻R3，电阻R3的另一端连接在发光二极管LED上，发光二极管D1另一端接地，引脚26接有3.3V电压，引脚28上接有104F的电容C5，电容C5另一端接地，电容C5与引脚28之间接有1.8V电压。

6.根据权利要求5所述的host端供电的大功率usb2.0 延长线，其特征在于，所述四根屏蔽传输线（1）的总长度为40～60米，且四根屏蔽传输线（1）的长度均小于等于15米。