CN203933689U - 基于fpga的电力系统高速数据通信设备 - Google Patents

Abstract

一种基于FPGA的电力系统高速数据通信设备，设置有电力系统主站、电力系统仿真设备RTDS和FPGA板；所述电力系统仿真设备RTDS与所述FPGA板双向连接，所述电力系统主站与所述FPGA板双向连接，所述电力系统主站和所述电力系统仿真设备RTDS之间通过FPGA板进行离散采样点间隔不大于50微秒/步长的高速数据通讯。本实用新型可以实现电力系统主站与电力系统仿真设备RTDS之间的高速数据通信，能够对电力系统仿真设备RTDS的暂态电力数据进行高速数据采集、封装、传输、接收及分析，使得电力系统仿真结果更接近真实电网的情况。

Description

基于FPGA的电力系统高速数据通信设备

技术领域

本实用新型涉及电力系统在线通讯技术领域，特别是涉及一种基于FPGA的电力系统高速数据通信设备。

背景技术

电力系统对现代社会非常重要，为了确保电力系统精确有效地工作，在实际中常常需要预先通过电力系统主站及电力系统仿真设备进行相关性能测试研究，以确保实际中的精确度。

现有技术中，电力系统主站与电力系统仿真设备RTDS之间仍然处于分立各自研究状态，没有实现实时的数据交换，有些系统尽管实现了两者之间的数据通信，但也是基于TCP/IP、DNP协议等速率较低的通信机制，通讯速率只能是秒级的，无法实现对于毫秒级别乃至微秒级别高精度数据的高速通讯，没有实现真正的高精度数据高速交换，使得难以在实时仿真系统上对电力系统进行在线的实时数据采集和分析，无法实现电力系统仿真设备的仿真运行环境与电力系统的暂态实际过程相对应，仿真结果难以接近真实电网，无法获准确的分析结论和有效的决策信息。

因此，针对现有技术不足，提供一种基于FPGA的电力系统高速数据通信设备以克服现有技术不足甚为必要。

发明内容

本实用新型的目的在于避免现有技术的不足之处而提供一种基于FPGA的电力系统高速数据通信设备，能够实现电力系统仿真设备RTDS与电力系统主站之间的实时高速通讯。

本实用新型的上述目的通过如下技术手段实现。

一种基于FPGA的电力系统高速数据通信设备，设置有电力系统主站、电力系统仿真设备RTDS和FPGA板；

所述电力系统仿真设备RTDS与所述FPGA板双向连接，所述电力系统主站与所述FPGA板双向连接，所述电力系统主站和所述电力系统仿真设备RTDS之间通过FPGA板进行离散采样点间隔不大于50微秒/步长的高速数据通讯。

上述FPGA板设置有数据输入端、采集电路、封装电路、发送电路、驱动电路和控制输入端；

所述电力系统仿真设备RTDS的输出端与所述FPGA板的数据输入端连接，所述数据输入端与所述采集电路的输入端连接，所述采集电路的输出端与所述封装电路的输入端连接，所述封装电路的输出端与所述发送电路的输入端连接，所述发送电路的输出端与所述电力系统主站的输入端连接；

所述电力系统主站设置有控制输出端，所述控制输出端与所述控制输入端连接，所述控制输入端与所述驱动电路的输入端连接，所述驱动电路的输出端与所述采集电路的采集控制端连接；

所述电路系统主站设置有接收电路和解析电路，所述接收电路的输入端与所述电力系统主站的输入端连接，所述接收电路的输出端与所述解析电路的输入端连接。

上述所述FPGA板的型号为Virtex-6 FPGA ML605；

所述采集电路设置有千兆光模块、通讯模块及存储模块，所述千兆光模块的输入端与所述数据输入端连接，所述千兆光模块的输出端与所述通讯模块的输入端连接，所述通讯模块的输出端与所述存储模块的输入端连接，所述存储模块的输出端与所述封装电路的输入端连接；

所述封装电路设置有控制报文处理模块和数据报文封装模块，所述控制报文处理模块的输入端与所述存储模块的输出端连接，所述控制报文处理模块的输出端与所述数据报文封装模块的输入端连接，所述数据报文封装模块的输出端与所述发送电路的输入端连接；

所述发送电路设置有以太MAC模块和发送以太接口模块，所述数据报文封装模块的输出端与所述发送以太MAC模块的输入端连接，所述以太MAC模块的输出端与所述发送以太接口模块的输入端连接，所述发送以太接口模块的输出端与所述接收电路的输入端连接；

所述接收电路设置有接收以太接口模块和报文接收模块，所述接收以太接口模块的输入端与所述发送以太接口模块的输出端连接，所述接收以太接口模块的输出端与所述报文接收模块的输入端连接，所述报文接收模块的输出端与所述解析电路的输入端连接；

所述解析电路设置有数据包解析模块、数据存储模块和数据更新模块，所述数据包解析模块的输入端与所述报文接收模块的输出端连接，所述数据包解析模块的输出端分别与所述数据更新模块和数据存储模块连接。

本实用新型的基于FPGA的电力系统高速数据通信通信设备，设置有电力系统主站、电力系统仿真设备RTDS和FPGA板；所述电力系统仿真设备RTDS与所述FPGA板双向连接，所述电力系统主站与所述FPGA板双向连接，电力系统主站和电力系统仿真设备RTDS之间通过FPGA板进行离散采样点间隔不大于50微秒/步长的高速数据通讯。本实用新型可以实现电力系统主站与电力系统仿真设备RTDS之间的高速数据通信，能够对电力系统仿真设备RTDS的暂态电力数据进行高速数据采集、封装、传输、接收及分析，使得电力系统仿真结果更接近真实电网的情况。

附图说明

利用附图对本实用新型作进一步的说明，但附图中的内容不构成对本实用新型的任何限制。

图1是本实用新型基于FPGA的电力系统高速数据通信设备的结构示意图；

图2是本实用新型基于FPGA的电力系统高速数据通信设备的另一结构示意图；

图3是本实用新型基于FPGA的电力系统高速数据通信设备的通讯过程示意图；

在图1、图2中，包括：

电力系统仿真设备RTDS 100、

电力系统仿真设备RTDS的输出端 110、

电力系统主站200、

接收电路210、解析电路220、控制输出端230、

FPGA板300、

数据输入端350、采集电路310、封装电路320、发送电路330、驱动电路340、

控制输入端360、

采集电路的输入端311、采集电路的采集控制端312。

具体实施方式

结合以下实施例对本实用新型作进一步描述。

实施例1。

一种基于FPGA的电力系统高速数据通信设备，如图1、图2所示，设置有电力系统主站200、电力系统仿真设备RTDS 100和FPGA板300。

电力系统仿真设备RTDS 100与FPGA板300双向连接，电力系统主站200与FPGA板300双向连接，电力系统主站200和电力系统仿真设备RTDS 100之间通过FPGA板300进行高速数据通讯。本实用新型基于FPGA的电力系统高速数据通信方法通过FPGA板300进行离散采样点间隔不大于50微秒/步长的高速数据通讯，此采样速率在本领域属于高速数据通讯领域。本实用新型所提到的高速数据传输、高速数据采集等均是指离散采样点间隔不大于50微秒/步长的数据通讯。

FPGA板300设置有数据输入端350、采集电路310、封装电路320、发送电路330、驱动电路340和控制输入端360。电力系统仿真设备RTDS 100的输出端110与FPGA板300的数据输入端350连接，数据输入端350与采集电路310的输入端311连接，采集电路310的输出端与封装电路320的输入端连接，封装电路320的输出端与发送电路330的输入端连接，发送电路330的输出端与电力系统主站200的输入端连接。

电力系统主站200设置有控制输出端230230，控制输出端230230与控制输入端360连接，控制输入端360与驱动电路340的输入端连接，驱动电路340的输出端与采集电路310的采集控制端312连接。

电路系统主站设置有接收电路210和解析电路220，接收电路210的输入端与电力系统主站200的输入端连接，接收电路210的输出端与解析电路220的输入端连接。

电力系统主站200的控制输出端230输出采集启动报文信号或者采集停止报文信号至FPGA板300的控制输入端360，FPGA板300与电力系统仿真设备RTDS 100之间进行实时双向数据通信，当FPGA板300的控制输入端360接收到采集启动报文信号时，FPGA板300开始按照设定的采样周期采集电力系统仿真设备RTDS 100输出端的数据，当FPGA板300的控制输入端360接收到停止采集报文信号时，FPGA板300停止采集电力系统仿真设备RTDS 100输出端的数据。

其中，电力系统主站200和电力系统仿真设备RTDS 100之间的数据通讯包括：在电力系统主站200的控制下，FPGA板300采集电力系统仿真设备RTDS 100传输的信号并将处理后的信号输送至电力系统主站200，以及电力系统将所接收的信号进行解析得到电力系统仿真设备RTDS 100的暂态电力数据。

电力系统主站200设置有控制输出端230，控制输出端230输出采集启动报文信号或者采集停止报文信号至FPGA板300的控制输入端360，FPGA板300与电力系统仿真设备RTDS 100之间进行实时双向数据通信，当FPGA板300的控制输入端360接收到采集启动报文信号时，FPGA板300开始按照设定的采样周期采集电力系统仿真设备RTDS 100输出端的数据，当FPGA板300的控制输入端360接收到停止采集报文信号时，FPGA板300停止采集电力系统仿真设备RTDS 100输出端的数据。

具体的，进行数据采集通信的具体过程，如图3所示，包括如下步骤：

（1）FPGA板300的控制输入端360监测到采集启动报文信号；

（2）FPGA板300的采集电路310对电力系统仿真设备RTDS 100输送的暂态数据进行高速采集，每次采集64个4字节数据；

（3）FPGA板300的封装电路320将所采集的数据进行封装得到以太数据包，以太数据包是按照目的MAC地址、源MAC地址、以太类型、数据包类型和数据包内容的格式构成；

（4）FPGA板300的发送电路330将以太数据包发送至电力系统主站200；

（5）电力系统主站200的接收电路210接收并经过过滤剔除后保存以太数据包，接收完毕后，向FPGA板300发送采集停止报文使得FPGA板300停止发送数据包；

（6）电力系统主站200的解析电路220对所接收的以太数据包进行解析，得到电力系统仿真设备RTDS 100的暂态电力数据。

本实用新型可以实现电力系统主站200与电力系统仿真设备RTDS 100之间的高速数据通信，能够对电力系统仿真设备RTDS 100的暂态电力数据进行高速数据采集、封装、传输、接收及分析，使得电力系统仿真结果更接近真实电网的情况。

实施例2。

一种基于FPGA的电力系统高速数据通信设备，其它结构与实施例1相同，不同之处在于，还具有如下技术特征：

FPGA板300的型号为Virtex-6 FPGA ML605。

数据输入端为FPGA板300的光纤接口，控制输入端为所述FPGA板300的千兆以太接口，发送电路330设置为FPGA板300的千兆以太网接口，控制输出端230设置为电力系统主站200的千兆以太网接口。

采集电路310设置有千兆光模块、通讯模块及存储模块，所述千兆光模块的输入端与所述数据输入端连接，所述千兆光模块的输出端与所述通讯模块的输入端连接，所述通讯模块的输出端与所述存储模块的输入端连接，所述存储模块的输出端与所述封装电路的输入端连接。

封装电路320设置有控制报文处理模块和数据报文封装模块，所述控制报文处理模块的输入端与所述存储模块的输出端连接，所述控制报文处理模块的输出端与所述数据报文封装模块的输入端连接，所述数据报文封装模块的输出端与所述发送电路的输入端连接。

发送电路330设置有以太MAC模块和发送以太接口模块，所述数据报文封装模块的输出端与所述发送以太MAC模块的输入端连接，所述以太MAC模块的输出端与所述发送以太接口模块的输入端连接，所述发送以太接口模块的输出端与所述接收电路的输入端连接。

接收电路210设置有接收以太接口模块和报文接收模块，所述接收以太接口模块的输入端与所述发送以太接口模块的输出端连接，所述接收以太接口模块的输出端与所述报文接收模块的输入端连接，所述报文接收模块的输出端与所述解析电路的输入端连接。

解析电路220设置有数据包解析模块、数据存储模块和数据更新模块，所述数据包解析模块的输入端与所述报文接收模块的输出端连接，所述数据包解析模块的输出端分别与所述数据更新模块和数据存储模块连接。

最后应当说明的是，以上实施例仅用以说明本实用新型的技术方案而非对本实用新型保护范围的限制，尽管参照较佳实施例对本实用新型作了详细说明，本领域的普通技术人员应当理解，可以对本实用新型的技术方案进行修改或者等同替换，而不脱离本实用新型技术方案的实质和范围。

Claims (5)

1.一种基于FPGA的电力系统高速数据通信设备，其特征在于：设置有电力系统主站、电力系统仿真设备RTDS和FPGA板；

所述电力系统仿真设备RTDS与所述FPGA板双向连接，所述电力系统主站与所述FPGA板双向连接，所述电力系统主站和所述电力系统仿真设备RTDS之间通过FPGA板进行离散采样点间隔不大于50微秒/步长的高速数据通讯。

2.根据权利要求1所述的电力系统高速数据通信设备，其特征在于：

所述FPGA板设置有数据输入端、采集电路、封装电路、发送电路、驱动电路和控制输入端；

所述电力系统仿真设备RTDS的输出端与所述FPGA板的数据输入端连接，所述数据输入端与所述采集电路的输入端连接，所述采集电路的输出端与所述封装电路的输入端连接，所述封装电路的输出端与所述发送电路的输入端连接，所述发送电路的输出端与所述电力系统主站的输入端连接；

所述电力系统主站设置有控制输出端，所述控制输出端与所述控制输入端连接，所述控制输入端与所述驱动电路的输入端连接，所述驱动电路的输出端与所述采集电路的采集控制端连接；

所述电路系统主站设置有接收电路和解析电路，所述接收电路的输入端与所述电力系统主站的输入端连接，所述接收电路的输出端与所述解析电路的输入端连接。

3.根据权利要求2所述的电力系统高速数据通信设备，其特征在于：

所述数据输入端为所述FPGA板的光纤接口，所述控制输入端为所述FPGA板的千兆以太接口，所述发送电路设置为所述FPGA板的千兆以太网接口。

4.根据权利要求2所述的电力系统高速数据通信设备，其特征在于：所述控制输出端设置为所述电力系统主站的千兆以太网接口。

5.根据权利要求2所述的电力系统高速数据通信设备，其特征在于：

所述FPGA板的型号为Virtex-6 FPGA ML605；

所述采集电路设置有千兆光模块、通讯模块及存储模块，所述千兆光模块的输入端与所述数据输入端连接，所述千兆光模块的输出端与所述通讯模块的输入端连接，所述通讯模块的输出端与所述存储模块的输入端连接，所述存储模块的输出端与所述封装电路的输入端连接；

所述封装电路设置有控制报文处理模块和数据报文封装模块，所述控制报文处理模块的输入端与所述存储模块的输出端连接，所述控制报文处理模块的输出端与所述数据报文封装模块的输入端连接，所述数据报文封装模块的输出端与所述发送电路的输入端连接；

所述发送电路设置有以太MAC模块和发送以太接口模块，所述数据报文封装模块的输出端与所述发送以太MAC模块的输入端连接，所述以太MAC模块的输出端与所述发送以太接口模块的输入端连接，所述发送以太接口模块的输出端与所述接收电路的输入端连接；

所述接收电路设置有接收以太接口模块和报文接收模块，所述接收以太接口模块的输入端与所述发送以太接口模块的输出端连接，所述接收以太接口模块的输出端与所述报文接收模块的输入端连接，所述报文接收模块的输出端与所述解析电路的输入端连接；

所述解析电路设置有数据包解析模块、数据存储模块和数据更新模块，所述数据包解析模块的输入端与所述报文接收模块的输出端连接，所述数据包解析模块的输出端分别与所述数据更新模块和数据存储模块连接。