CN203773044U - 一种全数字高频雷达应答器 - Google Patents

Abstract

本实用新型公开了一种全数字高频雷达应答器，包括接收模块、频率检测模块、存储延时模块、发射模块和收发开关，收发开关的输出端与接收模块的输入端相连，接收模块的输出端分别与频率检测模块的输入端和存储延时模块的输入端相连，频率检测模块的输出端分别与存储延时模块的控制端和收发开关的控制端相连，存储延时模块的输出端与发射模块的输入端相连，发射模块的输出端与收发开关的输入端相连。本实用新型采用全数字模式结构简单、易于控制和实现，体积小，易便携，很好地实现了接收机通道校准和雷达系统设备与算法的检验。

Description

一种全数字高频雷达应答器

技术领域

本实用新型属于高频雷达技术领域，特别是涉及一种全数字高频雷达应答器。

背景技术

高频地波雷达工作在短波段，它利用垂直极化波，在高导电性的海水表面绕射传播，能够探测到视距以外的海上移动船舰、低空飞行目标以及大面积的海洋动力学状态参数。窄波束高频地波雷达用来探测海洋的风场、浪场、流场以、海上移动船舰以及低空飞行目标，其分辨能力主要靠庞大的窄波速天线来决定，而宽波速高频地波雷达，由于其天线阵列简单、造价低、占地面积小，其对目标的分辨主要靠算法来提高，如单极子/交叉环天线，由于单极子/交叉环天线是一种小口径的宽波束天线，海流与目标的定向往往通过超分辨算法（如MUSIC算法）来实现，因此需要对雷达接收机进行通道校准，也需要进一步检验雷达系统设备的可靠性与算法的准确性。对设计制造完成的雷达，要进行大量的对比试验来对雷达进行校准和验证雷达的功能并且根据结果调节反馈参数以及改进算法，全部采用实物对比实验需要耗费大量的人力物力，并且调试周期较长。

近年来也出现过雷达应答器的研制，适用高频雷达应答器的研究比较少且技术还不成熟，例如在2004年3月10日公开的公开号为2606360的专利高频地波雷达应答器，此专利中设计的应答器主要应用于高频地波雷达，它在一定程度上实现了接收机的通道校准和模拟目标回波的功能，但它也存在自身固有的缺陷：

1.它采用延时器对接收信号延时来越过距离盲区和模拟目标距离对回波信号的影响，不能灵活方便地控制延时时间；

2.它在实现收发分时共用时没有对接收信号进行存储，只是通过同步控制器产生开关脉冲进行收发分时隔离，这种方式相当于用开关脉冲对接收信号进行采样，开关脉冲的周期既为采样周期也决定了延时时间，需要较高的采样率来保留接收信号完整的频谱信息，因此限制了对接收信号进行延时的时间；

3.设计中采用芯片产生的本征信号对接收信号进行混频和对延时后的信号进行调制从而引入了与发射信号不同步的时钟源，影响了回波信号与接收机本征信号相干性，从而引起相位扰动导致相位无法校准；

4.设计中没有加入准确的多普勒信息，无法模拟目标的运动速度；

5.整个系统主要由模拟电路组成，硬件结构较为复杂、抗干扰能力差，并且设计中没有对雷达发射信号的频率进行检测，盲目接收导致系统的效率不高，损耗的功率较大。

又如计算机测量与控制第12卷第12期中的高频地波雷达应答器的设计与前者的结构类似，性能方面没有较大的提高。

发明内容

本实用新型针对上述问题，设计出了一种全数字高频雷达应答器，主要用于高频雷达系统，本实用新型为实现接收机通道校准和雷达系统设备与算法检验提供一个效果更好、效率更高解决方案。

本实用新型所采用的技术方案是：一种全数字高频雷达应答器，其特征在于：包括接收模块、频率检测模块、存储延时模块、发射模块和收发开关，所述的收发开关的输出端与接收模块的输入端相连，接收模块的输出端分别与频率检测模块的输入端和存储延时模块的输入端相连，频率检测模块的输出端分别与存储延时模块的控制端和收发开关的控制端相连，存储延时模块的输出端与发射模块的输入端相连，发射模块的输出端与收发开关的输入端相连。

作为优选，所述的接收模块主要由帯通滤波电路和ADC采样电路组成，所述的帯通滤波电路的输出端与ADC采样电路的输入端相连。

作为优选，所述的发射模块主要由DAC模数转换电路和功率放大电路组成，所述的DAC模数转换电路的输出端与功率放大电路的输入端相连。

作为优选，所述的收发开关在所述的全数字高频雷达应答器系统中为实现一根天线收发共用提供控制平台。

作为优选，所述的频率检测模块为基于FPGA的1024点FFT滑窗频率检测的模块，其窗的大小为512点。

作为优选，所述的存储延时模块为基于FGPA的RAM存储延时的模块，其在同一个帧周期内的延时相等，当前帧周期内的延时时间与前一帧周期内的延时时间相差一个常量，从而在接收信号中加入多普勒信息。

本实用新型主要用于高频雷达系统。本实用新型系统工作于接收和发射两个状态：在接收时，应答器开始进行FFT滑窗频率检测，当检测到特定频率信号时开始进行存储，当检测到的特定频率信号消失时结束存储并进入发射状态；在发射时，将存储的信号进行一定延时后发射，一个帧周期内的延时相等，当前帧周期内的延时时间与前一帧周期内的延时相差一个常量从而加入多普勒信息。

本实用新型采用全数字处理与控制模式，利用基于FPGA的FFT滑窗对雷达发射信号进行频率检测，能比较准确地定位雷达发射信号的到达时刻，同步触发全数字高频雷达应答器进行接收，从而可以准确地计算应答器的发射信号在雷达接收时间段内的延时范围，效率较高；利用FPGA中的RAM存储数字化地控制延时时间，且延时时间只受接收机接收时间段限制，一个帧周期内的延时相等，当前帧周期内的延时时间与前一帧周期内的延时相差一个常量从而加入多普勒信息，因此不仅可以灵活地模拟目标的距离信息，还能模拟目标的运动速度，能很好地检验雷达系统设备的可靠性与算法的准确性；全数字高频雷达应答器与雷达的同步效果很好，没有引入其他频率时钟源，能较好地对接收通道进行幅度和相位校准。本实用新型采用全数字模式结构简单、易于控制和实现，体积小，易便携，很好地实现了接收机通道校准和雷达系统设备与算法的检验。

附图说明

图1：是本实用新型的整体框图。

图2：是本实用新型中接收模块的框图。

图3：是本实用新型中发射模块的框图。

图4：是本实用新型中系统控制的时序图。

图5：是本实用新型中系统程序设计的流程图。

具体实施方式

为了便于本领域普通技术人员理解和实施本实用新型，下面结合附图及实施例对本实用新型作进一步的详细描述，应当理解，此处所描述的实施示例仅用于说明和解释本实用新型，并不用于限定本实用新型。

请见图1、图2和图3，本实用新型所采用的技术方案是：一种全数字高频雷达应答器，其特征在于：包括接收模块1、频率检测模块2、存储延时模块3、发射模块4和收发开关5；接收模块1主要由帯通滤波电路101和ADC采样电路102组成，帯通滤波电路101的输出端与ADC采样电路102的输入端相连；发射模块4主要由DAC模数转换电路401和功率放大电路402组成，DAC模数转换电路401的输出端与功率放大电路402的输入端相连；收发开关5的输出端与接收模块1的输入端相连，接收模块1的输出端分别与频率检测模块2的输入端和存储延时模块3的输入端相连，频率检测模块2的输出端分别与存储延时模块3的控制端和收发开关5的控制端相连，存储延时模块3的输出端与发射模块4的输入端相连，发射模块4的输出端与收发开关5的输入端相连；收发开关5在全数字高频雷达应答器系统中为实现一根天线收发共用提供控制平台；频率检测模块2为基于FPGA的1024点FFT滑窗频率检测的模块，其窗的大小为512点；存储延时模块3为基于FGPA的RAM存储延时的模块，其在同一个帧周期内的延时相等，当前帧周期内的延时时间与前一帧周期内的延时时间相差一个常量，从而在接收信号中加入多普勒信息。

请见图4，为本实用新型中系统控制的时序图，系统工作于接收和发射两个状态，初始状态为接收，在接收时，发射控制脉冲TP为低电平，控制收发开关使天线与接收模块接通而与发射模块断开，接收模块开始对来自天线的接收信号进行带通滤波和采样，此时从16位ADC采样电路输出的数字信号进入频率检测模块，频率检测模块中的RAM1对接收信号进行存储，频率检测模块中的RAM1为1536x16bit，信号的采样频率为40.96MHz，RAM1的存储时钟也为40.96MHz，将采样输出的信号由低地址（起始地址）到高地址（结束地址）循环存入RAM1，最多存入1024+512点的16数据，RAM1存满后存储地址回到起始地址，新的数据开始从起始地址开始存入RAM1并覆盖之前存入的数据，第一次存入1024个的数据时会产生一个脉冲信号fft_trigger，表示触发1024点fft处理，随后每存入512个数据都会产生一个脉冲信号fft_trigger，表示将前一时刻512个数据与当前时刻新的512个数据组成新的1024个数据触发1024点fft处理。FFT输入时钟为327.68MHz，进行1024点FFT时需要1024x3个FFT时钟周期，当存储点数达到1024个时，开始将数据由低地址到高地址输入FFT模块，由于FFT模块的处理速度为数据采样速度的8倍，因此从数据开始进入FFT模块到FFT变换输出全部结果只需要384个采样周期，也为384个RAM1存储周期，此时只存入了1024+384个点的数据，因此1024点的FFT能在RAM存满前完成，达到了实时处理的效果，便于对FFT处理后的信号频谱进行分析以决定是否进入存储延时模块：如果接收的信号频谱中特定频率（雷达发射信号频率）信号的幅度大于门限值则进入存储延时模块；如果接收的信号频谱中特定频率信号的幅度小于门限值则等待fft_trigger信号并在fft_trigger的上升沿将RAM1中从第512个地址开始将数据送入FFT模块，继续对新的1024点FFT处理后的信号频谱进行分析以决定是否进入存储延时模块，如此进行512点滑窗直到信号频谱中特定频率信号的幅度大于门限值，此时产生一个脉冲信号above_thr(高于门限)，在above_thr上升沿产生一个脉冲信号r_trigger(触发接收)，表明接收到了雷达的发射信号进入存储延时模块开始存储数据，存储延时模块中的RAM2的写地址递增记为Ain，当频率检测模块检测到的特定频率信号幅度小于门限值时产生一个脉冲信号below_thr(低于门限)，此时表明结束存储，此时发射控制脉冲TP为高电平，控制收发开关使天线与发射模块接通而与接收模块断开，准备发射。在发射时，将存储的信号进行一定延时后发射，实际上在FPGA中利用存储延时模块的RAM2存入和读出接收信号时本身是对信号进行确定时间的延时，也可根据实际需要再加入额外的延时，每一个发射状态都会触发，一个帧周期内的延时相等，当前帧周期内的延时时间与前一帧周期内的延时相差一个常量从而加入多普勒信息，延时完成后会产生一个脉冲信号t_trigger(触发发射)，表示触发发射并开始从RAM2中读出数据并依次发射出去，信号通过发射模块的DAC模数转换电路和功率放大电路经天线发射，发射时，存储延时模块中的RAM2的读地址递增记为Aout，当Aout=Ain-512时，TP变为低电平，控制收发开关使天线与接收模块接通而与发射模块断开，进入接收状态，如此循环往复。

请见图5，为本实用新型中系统程序设计的流程图。系统上电后开始初始化，此时TP为低电平，系统工作在接收状态，接收模块开始工作并将ADC采样输出的数据存入频率检测模块中的RAM1，此时只需检测fft_trigger信号的上升沿：如果没有检测到fft_trigger信号的上升沿则继续等待，如果检测到fft_trigger信号的上升沿则开始进行1024点fft变换。对1024点fft结果进行分析，如果特定频率(雷达发射信号频率)信号幅度小于门限值则继续进行1024点滑窗fft变换，如果特定频率(雷达发射信号频率)信号幅度大于门限值则存储延时模块开始工作，存储延时模块中的RAM2开始对数据进行存储，存储过程中如果检测到特定频率信号幅度小于门限值则存储结束进入延时阶段，此时TP变为高电平准备发射，延时完成后开始发射，发射完成后系统重新进入接收状态，如此循环往复。

尽管本文较多地使用了接收模块1、帯通滤波电路10、ADC采样电路102、频率检测模块2、存储延时模块3、发射模块4 、DAC模数转换电路401、功率放大电路402和收发开关5等术语，但并不排除使用其他术语的可能性。使用这些术语仅仅是为了更方便的描述本实用新型的本质，把它们解释成任何一种附加的限制都是与本实用新型精神相违背的。

应当理解的是，上述针对较佳实施例的描述较为详细，并不能因此而认为是对本实用新型专利保护范围的限制，本领域的普通技术人员在本实用新型的启示下，在不脱离本实用新型权利要求所保护的范围情况下，还可以做出替换或变形，均落入本实用新型的保护范围之内，本实用新型的请求保护范围应以所附权利要求为准。

Claims (6)

1.一种全数字高频雷达应答器，其特征在于：包括接收模块（1）、频率检测模块（2）、存储延时模块（3）、发射模块（4）和收发开关（5），所述的收发开关（5）的输出端与接收模块（1）的输入端相连，接收模块（1）的输出端分别与频率检测模块（2）的输入端和存储延时模块（3）的输入端相连，频率检测模块（2）的输出端分别与存储延时模块（3）的控制端和收发开关（5）的控制端相连，存储延时模块（3）的输出端与发射模块（4）的输入端相连，发射模块（4）的输出端与收发开关（5）的输入端相连。

2.根据权利要求1所述的全数字高频雷达应答器，其特征在于：所述的接收模块（1）主要由帯通滤波电路（101）和ADC采样电路（102）组成，所述的帯通滤波电路（101）的输出端与ADC采样电路（102）的输入端相连。

3.根据权利要求1所述的全数字高频雷达应答器，其特征在于：所述的发射模块（4）主要由DAC模数转换电路（401）和功率放大电路（402）组成，所述的DAC模数转换电路（401）的输出端与功率放大电路（402）的输入端相连。

4.根据权利要求1所述的全数字高频雷达应答器，其特征在于：所述的收发开关（5）在所述的全数字高频雷达应答器系统中为实现一根天线收发共用提供控制平台。

5.根据权利要求1所述的全数字高频雷达应答器，其特征在于：所述的频率检测模块（2）为基于FPGA的1024点FFT滑窗频率检测的模块，其窗的大小为512点。

6.根据权利要求1所述的全数字高频雷达应答器，其特征在于：所述的存储延时模块（3）为基于FGPA的RAM存储延时的模块，其在同一个帧周期内的延时相等，当前帧周期内的延时时间与前一帧周期内的延时时间相差一个常量，从而在接收信号中加入多普勒信息。