CN203761353U - 一种带锁存的故障检测电路 - Google Patents

Abstract

本申请公开了一种带锁存的故障检测电路，输入信号连接到比较器的正输入端，参考电压通过电阻连接到比较器的负输入端，比较器输出状态判定信号。或者，输入信号通过电阻连接到比较器的负输入端，参考电压通过电阻连接到比较器的正输入端，比较器输出状态判定信号。三极管一为NPN型，其基极通过一个电阻连接比较器的输出端，集电极连接比较器的负输入端，发射极接地。三极管二也为NPN型，其基极通过一个电阻接收解锁信号，集电极连接三极管一的基极，发射极接地。所述状态判定信号为高电平时将三极管一导通。所述解锁信号为高电平脉冲信号，其为高电平时将三极管二导通。本申请的电路结构简单，生产成本低且可靠性好，应用领域广。

Description

一种带锁存的故障检测电路

技术领域

本申请涉及一种故障检测电路。

背景技术

故障检测电路用于判断输入信号是否在正常范围内，如果是，则表明输入信号正常，输出第一状态；如果否，则表明输入信号发生了故障，输出第二状态。通过将故障检测电路的输出信号连接到保护电路、报警电路等即可在故障发生时执行后续操作。

最简单的一种故障检测电路就是比较器，输入信号和参考信号作为比较器的两个比较对象。例如，正常情况下输入信号小于或等于参考信号，此时比较器输出低电平。一旦发生故障而使得输入信号大于参考信号，此时比较器就输出高电平。

某些故障检测电路具有锁存功能，即某一时刻输入信号发生故障，则该故障检测电路从该时刻起始终输出表征故障状态的信号，即使后一时刻该故障已经解除。直至有解锁信号输入该故障检测电路，其才改为输出表征正常状态的信号。目前的故障检测电路为实现锁存功能，一般采用触发器，例如D触发器、RS触发器等。

授权公告号CN202353177U、授权公告日2012年7月25日的实用新型专利公开了一种过压保护电路，由分压电路、比较触发电路、看门狗电路、锁存电路、硬件输出保护电路组成。其中的锁存电路是由两个与非门组成的RS触发锁存电路。

授权公告号CN202444242U、授权公告日2012年9月19日的实用新型专利公开了一种过流保护电路，由过流锁存电路、模块保护逻辑电路、与门关断电路组成。其中的过流锁存电路包括由两个与非门所组成的RS锁存器（其文字介绍为与门，但图片显示为与非门符号）。

实用新型内容

本申请所要解决的技术问题是提供一种带锁存的故障检测电路。

为解决上述技术问题，本申请带锁存的故障检测电路为：输入信号连接到比较器的正输入端，参考电压通过电阻连接到比较器的负输入端，比较器输出状态判定信号；或者，输入信号通过电阻连接到比较器的负输入端，参考电压通过电阻连接到比较器的正输入端，比较器输出状态判定信号；

三极管一为NPN型，其基极通过电阻连接比较器的输出端，集电极连接比较器的负输入端，发射极接地；

三极管二也为NPN型，其基极通过电阻接收解锁信号，集电极连接三极管一的基极，发射极接地；

所述状态判定信号为高电平时将三极管一导通；

所述解锁信号为高电平脉冲信号，其为高电平时将三极管二导通。

进一步地，当输入信号连接到比较器的正输入端，参考电压通过电阻连接到比较器的负输入端时，在比较器的正输入端之前新增了电阻一、电阻二、电阻三；这三个电阻的一端均连接比较器的正输入端，电阻一的另一端用于接收输入信号，电阻二的另一端始终输入低电平，电阻三的另一端接地；

当输入信号通过电阻连接到比较器的负输入端，参考电压通过电阻连接到比较器的正输入端时，在比较器的正输入端之前新增了电阻一、电阻二、电阻三；这三个电阻的一端均连接比较器的负输入端，电阻一的另一端用于接收输入信号，电阻二的另一端始终为高阻态，电阻三的另一端接地；

或者，当输入信号通过电阻连接到比较器的负输入端，参考电压通过电阻连接到比较器的正输入端时，在比较器的正输入端之前新增了电阻一、电阻二、电阻三、电阻九、三极管四；电阻九连接三极管四的基极，三极管四的集电极连接电阻一、电阻二、电阻三的一端，三极管四的发射极接地；电阻九的另一端始终输入低电平；电阻一的另一端用于接收输入信号，电阻二的另一端连接比较器的负输入端，电阻三的另一端接地。

进一步地，当输入信号连接到比较器的正输入端，参考电压通过电阻连接到比较器的负输入端时，在比较器的正输入端和地之间还增加了用于滤波的电容；

当输入信号通过电阻连接到比较器的负输入端，参考电压通过电阻连接到比较器的正输入端时，在比较器的负输入端和地之间还增加了用于滤波的电容。

进一步地，在三极管二的集电极和地之间增加了用于滤波的电容。

进一步地，在比较器的输出端之后新增了RC滤波电路，用于滤除状态判别信号中的抖动后再输出。

进一步地，在比较器的输出端之后新增了串联的RC滤波电路和三极管三；

三极管三也是NPN型，其基极连接RC滤波电路，集电极输出滤波后的状态判别信号，发射极接地。

进一步地，部分或全部的NPN型三极管改为NMOS晶体管；NPN型三级管的基极、集电极、发射极分别改为NMOS晶体管的栅极、源极、漏极。

本申请的电路结构简单，生产成本低且可靠性好。相应的实现方法逻辑清晰，可用于过压、欠压、过流、欠流、过温、欠温等多种应用领域。

附图说明

图1是本申请带锁存的故障检测电路的第一实施例的电路结构图；

图2是本申请带锁存的故障检测电路的第二实施例的电路结构图；

图3是本申请带锁存的故障检测电路的第一实施例的变形电路结构图；

图4是本申请带锁存的故障检测电路的第二实施例的变形电路结构图；

图4a是图4的又一种变形结构。

图中附图标记说明：

R1～R9为电阻；C1～C4为电容；Q1～Q3为三极管；U1为比较器。

具体实施方式

请参阅图1，本申请带锁存的故障检测电路的第一实施例为：比较器U1的正输入端为A节点，用于输入待检测的信号。参考电压Vref通过电阻四R4连接到比较器U1的负输入端。比较器U1的输出端为C节点，用于输出状态判别信号。三极管一Q1为NPN型，其基极通过电阻五R5连接C节点，集电极连接比较器U1的负输入端，发射极接地。三极管二Q2也为NPN型，其基极通过电阻七R7连接B节点，集电极连接三极管一Q1的基极，发射极接地。B节点用于输入解锁信号。当比较器U1的正输入端电压大于负输入端电压时，其输出高电平，幅值足以使三极管一Q1导通。当比较器U1的正输入端电压小于或等于负输入端电压时，比较器U1输出低电平。

图1中，比较器U1、电阻四R4构成了比较模块，三极管一Q1、三极管二Q2、电阻五R5、电阻七R7构成了锁存模块。A节点为第一输入端，接收待检测的输入信号。B节点为第二输入端，接收解锁信号。解锁信号在平时始终置为低电平，仅在需要解锁时有至少一个高电平脉冲，优选为一个10～100μs脉宽的高电平脉冲。当解锁信号出现高电平时，将三极管二Q2导通。C节点为输出端，输出状态判定信号。

该带锁存的故障检测电路的第一实施例通常用于过压检测，将检测阈值设为参考电压Vref，其工作过程包括如下四个阶段。第一阶段为正常状态：正常情况下的A节点的输入信号小于参考电压Vref，B节点输入的解锁信号置为低电平，因此比较器U1始终输出低电平，三极管一Q1截止，三极管二Q2截止。第二阶段为故障发生状态：当A节点的输入信号大于参考电压Vref，即输入信号出现过压故障，B节点输入的解锁信号仍置为低电平，则比较器U1改为输出高电平。该高电平使得三极管一Q1导通，因而将比较器U1的负输入端电位拉低至地，那么比较器U1将维持输出高电平。三极管二Q2仍截止。第三阶段为故障锁存状态：输入信号的过压故障已经消除，即A节点的输入信号小于参考电压Vref，但是B节点输入的解锁信号仍置为低电平，则比较器U1仍然输出高电平，即故障状态被锁存。第四阶段为解锁状态：A节点的输入信号小于参考电压Vref为正常情况，B节点输入的解锁信号出现至少一个高电平脉冲，这将使三极管二Q2短暂导通再截止。在三极管二Q2短暂导通期间，其将三极管一Q1的基极电位拉低至地，从而使三极管一Q1截止，那么比较器U1的负输入端恢复为参考电压Vref。此时比较器U1改为输出低电平。在三极管二Q2再截止后，三极管一Q1仍截止，比较器U1维持输出低电平，回到第一阶段。

请参阅图2，这是本申请带锁存的故障检测电路的第二实施例。其与第一实施例的区别仅在于：A节点通过电阻二R2连接到比较器U1的负输入端，A节点用于输入待检测的信号。因此图2中的比较器U1、电阻二R2、电阻四R4构成了比较模块。

该带锁存的故障检测电路的第二实施例通常用于欠压检测，将检测阈值设为参考电压Vref，其工作过程包括如下四个阶段。第一阶段为正常状态：正常情况下的A节点的输入信号大于参考电压Vref，B节点输入的解锁信号置为低电平，因此比较器U1始终输出低电平，三极管一Q1截止，三极管二Q2截止。第二阶段为故障发生状态：当A节点的输入信号小于参考电压Vref，即输入信号出现欠压故障，B节点输入的解锁信号仍置为低电平，则比较器U1改为输出高电平。该高电平使得三极管一Q1导通，因而将比较器U1的负输入端电位拉低至地，那么比较器U1将维持输出高电平。三极管二Q2仍截止。当三极管一Q1导通时，电阻二R2使得B节点不会直接连接到地。第三阶段为故障锁存状态：输入信号的欠压故障已经消除，即A节点的输入信号大于参考电压Vref，但是B节点输入的解锁信号仍置为低电平，则比较器U1仍然输出高电平，即故障状态被锁存。第四阶段为解锁状态：A节点的输入信号大于参考电压Vref为正常情况，B节点输入的解锁信号出现至少一个高电平脉冲，这将使三极管二Q2短暂导通再截止。在三极管二Q2短暂导通期间，其将三极管一Q1的基极电位拉低至地，从而使三极管一Q1截止，那么比较器U1的负输入端恢复为A节点电压。此时比较器U1改为输出低电平。在三极管二Q2再截止后，三极管一Q1仍截止，比较器U1维持输出低电平，回到第一阶段。

从上面两个实施例可知，与现有的带锁存的故障检测电路相比，本申请的锁存模块仅由两个三极管和两个电阻组成，结构简单、成本低廉、可靠性高，能完美地实现锁存和解锁功能，可以方便地应用于各类物理量的过压、欠压故障检测。

请参阅图3，这是本申请带锁存的故障检测电路的第一实施例的变形结构，由比较模块、锁存模块、保护模块、反馈模块所组成。

其中的比较模块与第一实施例相比，增加了电阻一R1、电阻二R2和电阻三R3。比较器U1的正输入端同时连接电阻一R1、电阻二R2和电阻三R3的一端。电阻一R1的另一端用于接收输入信号Vbat。电阻二R2的另一端为A节点，此时的A节点就不用于接收输入信号了。电阻三R3的另一端接地。在比较器U1的正输入端和地之间还增加了电容一C1，主要作用是滤波。

其中的锁存模块与第一实施例相比，在三极管二Q2的集电极和地之间增加了电容二C2，主要作用是防止比较器U1输出信号有波动（例如毛刺）时将三极管一Q1误导通。

新增的保护模块位于比较器U1的输出端之后，由电阻六R6、电容四C4、三极管三Q3所组成。电阻六R6连接比较器U1的输出端和三极管三Q3的基极。电容四C4连接三极管三Q3的基极和地，用于和电阻六R6构成滤波电路来滤除比较器U1的输出抖动。三极管三Q3也是NPN型，其集电极为节点D，发射极接地。节点D向未图示的保护电路输出经过滤波处理的状态判别信号，其与比较器U1的输出端保持相同的电平状态。

新增的反馈模块位于比较器U1的输出端之后，由电阻八R8和电容三C3所组成。电阻八R8连接比较器U1的输出端和C节点。电容三C3连接C节点和地。C节点向未图示的微处理器输出经过滤波处理的状态判别信号，其与比较器U1的输出端保持相同的电平状态。

图3中，Vbat所在位置为第一输入端，接收待检测的输入信号。A节点为第二输入端，接收低电平。B节点为第三输入端，接收解锁信号。C节点为第一输出端，输出滤波后的状态判定信号。D节点为第二输出端，也输出滤波后的状态判定信号。

图3与图1相比，最为核心的比较模块和锁存模块大同小异，因而工作原理相同。

请参阅图4，这是本申请带锁存的故障检测电路的第二实施例的变形结构。其与第一实施例的变形结构的区别仅在于：还增加了电阻九R9和三极管四Q4。A节点通过电阻九R9连接到三极管四Q4的基极，三极管四Q4的集电极同时连接电阻一R1、电阻二R2和电阻三R3的一端，三极管四Q4的发射极接地。电阻一R1的另一端用于接收输入信号Vbat。电阻二R2的另一端连接比较器U1的负输入端。电阻三R3的另一端接地。A节点为低电平。

请参阅图4a，这是本申请带锁存的故障检测电路的第二实施例的又一种变形结构。其与图4的区别仅在于：省略了电阻九R9和三极管四Q4。比较器U1的负输入端同时连接电阻一R1、电阻二R2和电阻三R3的一端。电阻一R1的另一端用于接收输入信号Vbat。电阻二R2的另一端为A节点，A节点为高阻态。电阻三R3的另一端接地。

图4、图4a与图2相比，最为核心的比较模块和锁存模块大同小异，因而工作原理相同。

上述两个实施例及其变形结构中，部分或全部的NPN型三极管可以改为NMOS晶体管，NPN型三级管的基极、集电极、发射极分别改为NMOS晶体管的栅极、源极、漏极。

上述两个实施例及其变形电路都可以在工作状态以外新增诊断状态。诊断状态用于判断该故障检测电路能否正常工作，以确保安全。

以图1所示的第一实施例为例，微处理器每次初始化时进入诊断状态。在诊断状态下，微处理器向A节点发出诊断信号，向B节点发出解锁信号。这两个信号均有至少一个高电平脉冲，且先后发出。诊断信号先使比较器U1的输出端发生电平状态的第一次改变，解锁信号再使比较器U1的输出端发生电平状态的第二次改变。那么微处理器通过检测比较器U1的输出端，如果检测到了这两次电平状态的改变，就认为该故障检测电路正常，从而转入工作状态；否则，就认为该故障检测电路有问题，进行后续报警和排查处理。基于相同原理，诊断信号和解锁信号的发出顺序、数量可以任意设定，只要比较器U1的输出端能检测到相应的电平状态的改变就说明诊断通过。

以图2所示的第二实施例为例，在诊断状态下，A节点接收诊断信号，B节点接收解锁信号。其余均与第一实施例的诊断状态相同。

以图3所示的第一实施例的变形电路为例，在诊断状态下，图3中的Vbat所在位置不输入，A节点接收诊断信号，B节点接收解锁信号。其余均与第一实施例的诊断状态相同。

以图4所示的第二实施例的变形电路为例，在诊断状态下，图4中的Vbat所在位置不输入，A节点接收诊断信号，B节点接收解锁信号。当诊断信号出现高电平脉冲时，三极管四Q4导通，电阻九R9使得A节点不会连接到地。其余均与第一实施例的诊断状态相同。

上述两个实施例及其变形结构中，如果无需诊断功能，那么A节点始终输入低电平。如果需要诊断功能，那么A节点用于输入诊断信号。诊断信号在平时始终置为低电平，仅在需要诊断时有至少一个高电平脉冲，优选为一个10～100μs脉宽的高电平脉冲。当诊断信号出现高电平时，其在比较器U1的一个输入端的电压值大于参考电压Vref在比较器U1的另一个输入端的电压值。

以图4a所示的第二实施例的又一种变形电路为例，在诊断状态下，图4中的Vbat所在位置不输入，A节点接收诊断信号，B节点接收解锁信号。A节点在平时始终置为高阻态，仅在需要诊断时变为低电平。其余均与第一实施例的诊断状态相同。

以上仅为本申请的优选实施例，并不用于限定本申请。对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (7)

1.一种带锁存的故障检测电路，其特征是，输入信号连接到比较器的正输入端，参考电压通过电阻连接到比较器的负输入端，比较器输出状态判定信号；或者，输入信号通过电阻连接到比较器的负输入端，参考电压通过电阻连接到比较器的正输入端，比较器输出状态判定信号；

三极管一为NPN型，其基极通过电阻连接比较器的输出端，集电极连接比较器的负输入端，发射极接地；

三极管二也为NPN型，其基极通过电阻接收解锁信号，集电极连接三极管一的基极，发射极接地；

所述状态判定信号为高电平时将三极管一导通；

所述解锁信号为高电平脉冲信号，其为高电平时将三极管二导通。

2.根据权利要求1所述的带锁存的故障检测电路，其特征是，当输入信号连接到比较器的正输入端，参考电压通过电阻连接到比较器的负输入端时，在比较器的正输入端之前新增了电阻一、电阻二、电阻三；这三个电阻的一端均连接比较器的正输入端，电阻一的另一端用于接收输入信号，电阻二的另一端始终输入低电平，电阻三的另一端接地；

当输入信号通过电阻连接到比较器的负输入端，参考电压通过电阻连接到比较器的正输入端时，在比较器的正输入端之前新增了电阻一、电阻二、电阻三；这三个电阻的一端均连接比较器的负输入端，电阻一的另一端用于接收输入信号，电阻二的另一端始终为高阻态，电阻三的另一端接地；

或者，当输入信号通过电阻连接到比较器的负输入端，参考电压通过电阻连接到比较器的正输入端时，在比较器的正输入端之前新增了电阻一、电阻二、电阻三、电阻九、三极管四；电阻九连接三极管四的基极，三极管四的集电极连接电阻一、电阻二、电阻三的一端，三极管四的发射极接地；电阻九的另一端始终输入低电平；电阻一的另一端用于接收输入信号，电阻二的另一端连接比较器的负输入端，电阻三的另一端接地。

3.根据权利要求1所述的带锁存的故障检测电路，其特征是，当输入信号连接到比较器的正输入端，参考电压通过电阻连接到比较器的负输入端时，在比较器的正输入端和地之间还增加了用于滤波的电容；

当输入信号通过电阻连接到比较器的负输入端，参考电压通过电阻连接到比较器的正输入端时，在比较器的负输入端和地之间还增加了用于滤波的电容。

4.根据权利要求1所述的带锁存的故障检测电路，其特征是，在三极管二的集电极和地之间增加了用于滤波的电容。

5.根据权利要求1所述的带锁存的故障检测电路，其特征是，在比较器的输出端之后新增了RC滤波电路，用于滤除状态判别信号中的抖动后再输出。

6.根据权利要求1所述的带锁存的故障检测电路，其特征是，在比较器的输出端之后新增了串联的RC滤波电路和三极管三；

三极管三也是NPN型，其基极连接RC滤波电路，集电极输出滤波后的状态判别信号，发射极接地。

7.根据权利要求1、2或6所述的带锁存的故障检测电路，其特征是，部分或全部的NPN型三极管改为NMOS晶体管；NPN型三级管的基极、集电极、发射极分别改为NMOS晶体管的栅极、源极、漏极。