CN203675200U - 一种多画面视频处理器 - Google Patents

Abstract

本实用新型提供一种多画面视频处理器，主要应用于视频处理与显示领域，所述多画面处理器包括输入解码卡、输入兼容接口、RS232控制芯片、控制面板、MCU控制器、FPGA视频处理器、输出编码器和存储器；所述输入解码卡连接所述输入兼容接口，所述输入兼容接口连接所述FPGA视频处理器，所述控制面板和RS232控制芯片连接所述MCU控制器，所述MCU控制器连接所述FPGA视频处理器，所述FPGA视频处理器连接所述输出编码器。本实用新型所述多画面处理器的优越效果在于，丰富的画面形状能有效规避多画面显示死角，提高用户体验感；即插即用的解码卡灵活连接多画面视频处理器，接收视频源广泛，设备兼容性高，实用性强。

Description

一种多画面视频处理器

技术领域

本实用新型属于视频处理与显示领域，具体涉及一种多画面视频处理器。

背景技术

多画面处理器是一款专业化的图像处理设备，能够将多路视频信号合为一路视频信号，输出到一台显示设备上，在一个屏幕上同时显示多个不同画面，实现画面显示，多画面叠加，画中画，画外画等显示控制，是高清视频监控系统和大屏幕显示系统的核心组成部件，广泛应用在电信、铁路、银行、校园、家居等领域。

在公开号CN202307089U的实用新型专利中，公开了一种液晶监视器内嵌多画面分割处理系统，能够内嵌于监视器与其他部分形成整体，构成一个多画面分割切换监视器，在单个显示器上实现多路信号输入及多画面分割（4分割、6分割或16分割）切换显示功能。

在公开号CN102685415A的发明型专利中，公开了一种多画面视频处理方法、系统、设备及终端，对视频会议中多视频画面进行处理，在传输视频画面的过程中，增加了对视频画面中分区画面的内容描述新型，因此接收端可以依据内容描述信息对接收到的分区画面进行灵活处理，如：对接收到的视频画面进行提取、放大、缩小、删除、重组等操作，提升了视频画面呈现的多样性，满足终端用户的不同需求。

现有技术的不足之处：（1）现有多画面显示系统实现了画中画、画外画及多画面窗口显示效果，如双视窗、九画面、十六画面甚至更多画面，但窗口形状都是长方形，在多画面显示时容易形成观察死角，多个画面叠加时容易彼此覆盖，难以满足顾客多样化需求；（2）市场上多画面处理器的解码器焊接在内部板上，数目和类型固定，用户输入的视频一旦与多画面处理器内置的解码器所接收的视频类型或数量不吻合，便无法使用，设备兼容性差；（3）市场上多画面处理器的输出端口多为复合视频信号接口，随着高清视频的推广应用，复合视频在图像的亮度、色度、清晰度、分辨率方面难以满足高端显示的要求，需要进一步提高应用规格，满足用户需求。

实用新型内容

本实用新型提供一种多画面视频处理器，以解决现有多画面视频处理器显示窗口为固定长方形形状，多画面播放时容易形成观察死角以及设备输出视频分辨率不高，输入解码器数量和类型固定，兼容性不高的问题。

为了解决以上技术问题，本实用新型采取的技术方案是：

一种多画面视频处理器，所述多画面视频处理器包括输入解码卡、输入兼容接口、RS232控制芯片、控制面板、MCU控制器、FPGA视频处理器、输出编码器和存储器；所述输入解码卡连接所述输入兼容接口，所述输入兼容接口连接所述FPGA视频处理器，所述控制面板和RS232控制芯片连接所述MCU控制器，所述MCU控制器连接所述FPGA视频处理器，所述FPGA视频处理器连接所述输出编码器，所述存储器与所述FPGA视频处理器连接。

优选为，所述输入解码卡包括VGA解码卡、DVI解码卡、CVBS解码卡和SDI解码卡。

优选为，所述输入兼容接口包括4个同类型兼容接口，所述输入解码卡和兼容接口之间可以根据实际需要组装和拆卸，没有固定焊接在一起，输入解码卡中的VGA解码卡、DVI解码卡、CVBS解码卡、SDI解码卡可以择一选择同种类型解码卡或选择组合多种类型解码卡接入兼容接口中，最大数量是4个。

优选为，所述FPGA视频处理器包括视频处理电路、逻辑控制电路、参数处理电路和缓存控制电路，所述输入兼容接口连接所述视频处理电路；所述视频处理电路连接所述逻辑控制电路和所述输出编码器；所述逻辑控制电路连接所述参数处理电路和缓存控制电路；所述MCU控制器和参数处理电路连接；所述存储器和所述缓存控制电路连接。

优选为，所述输出编码器包括VGA编码器、DVI编码器、CVBS编码器和SDI编码器。

优选为，所述存储器由两个DDR3芯片组成。

采用上述技术方案后，本实用新型所述的多画面视频处理器突破了常规复合视频信号分辨率不高和显示窗口形状单一的局限性、采用VGA、SDI等解码卡/编码器保证图像高清显示效果，视频显示窗口具有多种子画面形状，如圆形、椭圆形、梯形、菱形等，不仅可以缩放子画面大小，更可以选择子画面形状充分显示图像信息，窗口布局美观多样，提高了用户的体验感；多画面视频处理器的解码器没有固定焊接在设备上，采用多种类型的兼容接口和解码卡兼容，方便易用，实用性强，本实用新型能更好满足用户需求。

附图说明

图1是本实用新型所述多画面视频处理器的结构框图。

具体实施方式

为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述。

如图1所示，多画面视频处理器由输入解码卡1、输入兼容接口2、RS232控制芯片、控制面板、MCU控制器4、FPGA视频处理器3、输出编码器6和存储器5组成；存储器5是由两个相同型号的DDR3芯片构成，其中DDR3芯片是SDRAM存储器(SynchronousDynamic Random Access Memory，同步动态随机存储器)，两个相同型号的DDR3芯片共同存取一帧图像。所述输入解码卡1连接所述输入兼容接口2；所述输入兼容接口2连接所述FPGA视频处理器3；所述控制面板和RS232控制芯片连接所述MCU控制器4；所述MCU控制器4连接所述FPGA视频处理器3；所述FPGA视频处理器3连接所述输出编码器6；所述输出编码器6连接所述显示器7；所述存储器5与所述FPGA视频处理器3连接；所述输入解码卡1包括VGA解码卡11、DVI解码卡12、CVBS解码卡13和SDI解码卡14，所述输入兼容接口2包括4个同类型兼容接口，FPGA视频处理器3包括视频处理电路31、逻辑控制电路32、参数处理电路33、缓存控制电路34，所述输入兼容接口2连接所述视频处理电路31；所述输出编码器6和所述逻辑控制电路32与所述视频处理电路31连接；所述参数处理电路33和缓存控制电路34连接所述逻辑控制电路；所述控制面板和所述RS232控制芯片与所述MCU控制器4连接；所述MCU控制器4和参数处理电路33连接；所述存储器5和所述缓存控制电路34连接；输入解码卡1可以根据实际需要组装或拆卸，没有和输入兼容接口2焊接在一起；用户可以选择多张VGA解码卡和/或DVI解码卡和/或CVBS解码卡和/或SDI解码卡的组合接入输入兼容接口2，输入兼容接口2接收解码卡的最大数目是4个，所述输入兼容接口2连接所述视频处理电路31；所述视频处理电路31连接所述输出编码器连接6；所述输出编码器6包括VGA编码器61、DVI编码器62、CVBS编码器63和SDI编码器64，所述输出编码器对视频编码并输出至显示器上。

输入解码卡1用于接收输入的视频信号，并对视频信号进行格式转换,生成RGB视频数据，并将RGB视频数据送至输入兼容接口2。

控制面板和RS232控制芯片接收用户设定的控制信息，并将控制信息送至MCU控制器4处理，控制信息包括画面大小控制、画面数量、形状模型、画面位置以及画面信号5项。

MCU控制器4根据控制信息控制输入解码卡、FPGA视频处理器、编码器的操作时序，将接收到的控制信息送至FPGA视频处理器3处理。

FPGA视频处理器3的参数处理电路33接收MCU控制器4传来的用户控制命令，将控制信息转化为电路参数送至逻辑控制电路32。

逻辑控制电路32启动相关操作，实现处理流程。

缓存控制电路34接收视频处理电路31送来的视频流，送至存储器缓存，经缓存后的视频流送至视频处理电路31处理。

视频处理电路31在逻辑控制电路32的控制下完成相应视频处理功能。

FPGA视频处理器3将处理后的RGB视频流送至编码器6编码。

输出编码器6将编码后的视频流输出至显示器。

FPGA视频处理器3将处理后的每路RGB视频信息输入到一个对应的编码器6编码。其中，VGA编码器61将RGB格式信号转换为VGA信号；DVI编码器62将RGB格式信号转换为DVI信号；CVBS编码器63将RGB格式信号转换为CVBS信号；SDI编码器将RGB格式信号转换为SDI信号64，多画面视频信息经输出接口显示至显示器上。

下面提供本实用新型实施例所述多画面视频处理器的使用方法。

本实用新型实施例连接的显示器是通用显示屏或监视器，1024*768分辨率，输入图像为1路VGA图像、2路DVI图像和1路CVBS图像，分辨率统一为800*600，显示器有两个，显示器1中从左至右依次显示下列图像：图1VGA菱形、图像2DVI椭圆、图像3DVI三角形、图像4CVBS正方形；显示器2全屏显示DVI图像。

将本实用新型实施例所述多画面视频处理器连接上显示器，输入兼容接口依次接入4张解码卡，分别为VGA解码卡、DVI解码卡、DVI解码卡和CVBS解码卡。用户利用控制面板或RS232控制端，输入控制信息：画面数量：4；形状模型：1VGA菱形、2DVI椭圆、3DVI三角形、4CVBS正方形；画面大小和位置信息表示为：原图X中心点，宽*高；新图X中心点，宽*高；X是图编号。输入显示器1的控制信息为：原图1（400，300），40*50；新图1（128，384），80*100；原图2（300，300），40*100；新图2（384，768），200*300；原图3（400，300），400*300；新图3（640，384），200*150；原图4（600，300），400*400，新图4（640，384），200*100。输入显示器2选择默认设置：DVI图像，全屏显示。

以下是本实用新型实施例所述多画面视频处理器处理图像的过程。

用户通过控制面板或RS232控制芯片设定控制信息：画面数量：4；形状模型：1VGA菱形、2DVI椭圆、3DVI三角形、4CVBS正方形；画面大小和位置信息表示为：原图中心点，宽*高；新图中心点，宽*高；输入显示器1的控制信息为：原图1（400，300），40*50；新图1（128，384），80*100；原图2（300，300），40*100；新图2（384，768），200*300；原图3（400，300），400*300；新图3（640，384），200*150；原图4（600，300），400*400，新图4（640，384），200*100。输入显示器2选择默认设置：DVI图像，全屏显示。

输入解码卡接收视频输入信号，将输入视频转化为RGB格式视频流通过兼容接口送至FPGA视频处理器3处理。不使用解码卡时，卸掉即可，灵活方便。

MCU控制器控制输入解码卡1、FPGA视频处理器3、输出编码器6的操作逻辑，将用户输入的控制信息送至FPGA视频处理器3的参数处理电路33，参数处理电路生成控制参数送至逻辑控制电路，由逻辑控制电路32控制视频处理电路和缓存控制电路实现FPGA既定功能。

输出编码器对相应的视频流编码，VGA视频流送至VGA编码器，DVI视频流送至DVI编码器，CVBS视频流送至CVBS编码器，经编码后的视频输出至显示器上，本实施例中显示器1显示4个画面，依次为菱形，宽高为原图的2*2倍、椭圆，宽高为原图的5*3倍、三角形，宽高为原图的(1/2)*(1/2)倍、正方形，宽高为原图的(1/2)*(1/4)倍；显示器2满屏显示DVI画面。

最后应说明的是：以上实施例仅说明本实用新型的技术方案，而非对其限制；尽管参照前述实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的精神和范围。

Claims (6)

1.一种多画面视频处理器，其特征在于，所述多画面视频处理器包括输入解码卡、输入兼容接口、RS232控制芯片、控制面板、MCU控制器、FPGA视频处理器、输出编码器和存储器；所述输入解码卡连接所述输入兼容接口，所述输入兼容接口连接所述FPGA视频处理器，所述控制面板和RS232控制芯片连接所述MCU控制器，所述MCU控制器连接所述FPGA视频处理器，所述FPGA视频处理器连接所述输出编码器，所述存储器与所述FPGA视频处理器连接。

2.根据权利要求1所述的多画面视频处理器，其特征在于，所述输入解码卡包括VGA解码卡、DVI解码卡、CVBS解码卡和SDI解码卡。

3.根据权利要求2所述的多画面视频处理器，其特征在于，所述输入兼容接口包括4个同类型兼容接口，所述输入解码卡和兼容接口之间可以根据实际需要组装和拆卸，没有固定焊接在一起。

4.根据权利要求3所述的多画面视频处理器，其特征在于，所述FPGA视频处理器包括视频处理电路、逻辑控制电路、参数处理电路和缓存控制电路，所述输入兼容接口连接所述视频处理电路；所述视频处理电路连接所述逻辑控制电路和所述输出编码器；所述逻辑控制电路连接所述参数处理电路和缓存控制电路；所述MCU控制器和参数处理电路连接；所述存储器和所述缓存控制电路连接。

5.根据权利要求4所述的多画面视频处理器，其特征在于，所述输出编码器包括VGA编码器、DVI编码器、CVBS编码器和SDI编码器。

6.根据权利要求1-5任一所述的多画面视频处理器，其特征在于，所述存储器由两个DDR3芯片组成。

Images