CN203398150U - Led外延片 - Google Patents
Led外延片 Download PDFInfo
- Publication number
- CN203398150U CN203398150U CN201320549195.6U CN201320549195U CN203398150U CN 203398150 U CN203398150 U CN 203398150U CN 201320549195 U CN201320549195 U CN 201320549195U CN 203398150 U CN203398150 U CN 203398150U
- Authority
- CN
- China
- Prior art keywords
- contact layer
- gan contact
- type electrode
- light emitting
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Abstract
本实用新型公开了一种LED外延片，包括依次叠加的衬底、GaN缓冲层、第一N-GaN接触层、第一多量子阱发光层、P-GaN接触层、N型电极和P型电极，所述P-GaN接触层另一面依次设有第二多量子阱发光层和第二N-GaN接触层；第一N-GaN接触层和第二N-GaN接触层上均与N型电极连接。本实用新型P-GaN接触层的两侧设有并联的发光层，有源发光层的面积增加了一倍，在相同的驱动电流下，流过发光层的电流密度下降了一半，电流密度均匀化程度提高，降低了电流抑制衰退现象，同时LED的正向压降降低，发光效率高。发光层面积的增加，在保证亮度的情况下，可以缩小芯片面积，提高驱动电流，既降低LED芯片成本，又不会降低光效。
Description
技术领域
本实用新型属于LED照明技术领域，具体是涉及一种LED外延片。
背景技术
现有LED的制作中，LED芯片的成本占到了综合成本的一半以上；缩小蓝光LED芯片的尺寸，进而降低LED整体制作成本是目前多数厂家普遍采用的途径。LED芯片尺寸缩小后，为保证亮度不变，就需要提高输入给LED芯片的电流密度。但LED存在着电流抑制衰退现象，也就是电流密度越高LED芯片发光效率越低，提高电流密度，能量损失反而会变大。因此，单纯采取缩小芯片尺寸的方式，不是降低LED芯片成本的根本途径。
为减弱LED电流抑制衰退问题，有的通过改进发光层使用的量子阱构造，也有的将蓝色LED芯片表面设置的n型接触电极转移到芯片内部，使芯片面内的电流密度均匀化，使电流密度在蓝色LED芯片面内均匀流过，这些措施为抑制衰退现象发挥了作用。但普遍存在着工艺、结构复杂，制作成本高，效果不明显等缺点。
通常使用的LED外延片一般是在P-GaN接触层的一侧设有1个多量子阱发光层。利用现有LED外延片，通过缩小芯片尺寸，达到降低芯片制作成本的目的很难做到。也有的LED外延片设有两个多量子阱发光层，其两个多量子阱发光层为串联，中间设有的连接层，产生压降较大，影响发光效果。
发明内容
本实用新型要解决的技术问题是提供一种能有效降低LED芯片制作成本，且能够改善LED电流抑制衰退问题。
为解决上述技术问题，本实用新型包括依次叠加的衬底、GaN缓冲层、第一N-GaN接触层、第一多量子阱发光层、P-GaN接触层、N型电极和P型电极，其结构特点是所述P-GaN接触层另一面依次设有第二多量子阱发光层和第二N-GaN接触层；第一N-GaN接触层和第二N-GaN接触层上均与N型电极连接。
优选的是所述P-GaN接触层厚度为350-1000nm。
进一步优选的是所述P-GaN接触层厚度为400-650nm。
所述P-GaN接触层两侧的多量子阱发光层均为InGaN/GaN 蓝光多量子层，第一和第二多量子阱发光层的厚度均为9-15nm；第一N-GaN接触层31和第二N-GaN接触层厚度均为100-1000nm。
所述N型电极和P型电极分别设有内延的N型电极支路和P型电极支路，且N型电极支路和P型电极支路叉形设置；N型电极支路的底面和顶面分别与第一N-GaN接触层和第二N-GaN接触层电连接，P型电极支路底面与P-GaN接触层电连接。
采用上述结构后，本实用新型P-GaN接触层两面分别设有第一多量子阱发光层和第二多量子阱发光层，且两发光层分别设有第一N-GaN接触层和第二N-GaN接触层。也就是在P-GaN接触层的两面建立了发光层，这种并联设置的发光层带来的优点：一是在不增加芯片面积的情况下有源发光层的面积增加了一倍，在相同的驱动电流下，流过发光层的电流密度下降了一半，使芯片内的电流密度均匀化程度提高，可有效降低电流抑制衰退现象，同时LED的正向压降降低，进而大幅度提高发光效果。二是由于发光层面积的增加，可以缩小芯片面积，提高驱动电流，在保证亮度的情况下，既降低LED芯片成本，又不会降低光效。
附图说明
下面结合附图和实施例对本实用新型作进一步描述：
图1是本实用新型结构示意图；
图2是本实用新型一个实施例电极支路布置示意图。
具体实施方式
由图1所示，该LED外延片包括从下往上依次叠加的蓝宝石衬底1、GaN缓冲层2、第一N-GaN接触层31、第一多量子阱发光层41、P-GaN接触层5、第二多量子阱发光层42和第二N-GaN接触层32。P-GaN接触层5上设有与之电连接的P型电极7，第一N-GaN接触层31和第二N-GaN接触层32上分别设有一个N型电极（61,62），两个 N型电极可以分别设置，在封装前完成并联，也可以先行连接再进行封装。两个量子阱发光层均为InGaN/GaN 蓝光多量子层。并联设置的双多量子发光层，相对于单面设置的芯片上，发光面积增加了一倍，正向压降会降低，界面内电流均匀化得以提高，能大幅减少局部电流密度升高的问题。P-GaN接触层两面设有双多量子发光层，因此P-GaN接触层5厚度一般为350-1000nm，优选的厚度为400-650nm。厚度的增加，一方面电阻进一步降低，同时有利于管芯的腐蚀加工。第一和第二多量子阱发光层的厚度均为9-15nm，优选的厚度为9-12nm。第一N-GaN接触层31和第二N-GaN接触层32厚度一般为100-1000nm，优选的厚度为200-600nm。
图2所示实施例，外延片的顶面蚀刻有的凹槽，所述凹槽按其深度分为2组，其中的一组深槽为N型电极支路槽722，槽体深度为第一N-GaN接触层31到外延片的顶面的厚度，第一N-GaN接触层31为N型电极支路槽722的槽底。N型电极支路槽722的槽体内设有导电片64， N型电极支路槽722的槽口上面设有与第二N-GaN接触层32电联接的N型电极支路63。导电片64上、下两端分别与N型电极支路63和第二N-GaN接触层32电联接，导电片64的侧面与槽体间设有绝缘钝化层8。槽深较浅的一组凹槽为P型电极支路槽721，其槽底为P-GaN接触层5，该槽体内设有导电层71，所述导电层71下端和外端分别与P-GaN接触层5及P型电极7电联接。P型电极支路槽721和N型电极支路槽722间隔设置，同样的其槽体内的两组导电层71和导电片64呈叉形布置。使用时，P、N电极间的电流均匀化程度进一步提高，进而降低电流抑制衰退现象。经对比试验，其发光效率可提高10-15%。在同等亮度的情况下，芯片面积可以缩小45%，制作成本大幅降低。
Claims (5)
1.一种LED外延片，包括依次叠加的衬底（1）、GaN缓冲层（2）、第一N-GaN接触层（31）、第一多量子阱发光层（41）、P-GaN接触层（5）、N型电极和P型电极（7），其特征是所述P-GaN接触层（5）另一面依次设有第二多量子阱发光层（42）和第二N-GaN接触层（32）；第一N-GaN接触层（31）和第二N-GaN接触层（32）上均与N型电极连接。
2.按照权利要求1所述的LED外延片，其特征是所述P-GaN接触层（5）厚度为350-1000nm。
3.按照权利要求2所述的LED外延片，其特征是所述P-GaN接触层（5）厚度为400-650nm。
4.按照权利要求2或3所述的LED外延片，其特征是所述P-GaN接触层（5）两侧的多量子阱发光层均为InGaN/GaN 蓝光多量子层，第一和第二多量子阱发光层的厚度均为9-15nm；第一N-GaN接触层（31）和第二N-GaN接触层（32）厚度均为100-1000nm。
5.按照权利要求1所述的LED外延片，其特征是N型电极和P型电极（7）分别设有内延的N型电极支路（63）和P型电极支路（71），且N型电极支路（63）和P型电极支路（71）叉形设置；N型电极支路（63）的底面和顶面分别与第一N-GaN接触层（31）和第二N-GaN接触层（32）电连接，P型电极支路（71）底面与P-GaN接触层（5）电连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201320549195.6U CN203398150U (zh) | 2013-09-05 | 2013-09-05 | Led外延片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201320549195.6U CN203398150U (zh) | 2013-09-05 | 2013-09-05 | Led外延片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN203398150U true CN203398150U (zh) | 2014-01-15 |
Family
ID=49909658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201320549195.6U Expired - Lifetime CN203398150U (zh) | 2013-09-05 | 2013-09-05 | Led外延片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN203398150U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103456851A (zh) * | 2013-09-05 | 2013-12-18 | 山东开元电子有限公司 | Led外延片 |
-
2013
- 2013-09-05 CN CN201320549195.6U patent/CN203398150U/zh not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103456851A (zh) * | 2013-09-05 | 2013-12-18 | 山东开元电子有限公司 | Led外延片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102201426B (zh) | 发光二极管及其制作方法 | |
| CN103367574B (zh) | 发光二极管装置 | |
| US9859331B2 (en) | Preparation method for high-voltage LED device integrated with pattern array | |
| CN102709423B (zh) | 一种具有电荷输运限制的高压发光二极管 | |
| CN105336706A (zh) | 一种高压led芯片的制备方法 | |
| CN104733487A (zh) | 一种具有立体发光结构的高压发光二极管 | |
| CN101859865B (zh) | 一种大功率白光led器件的无金线封装方法及白光led器件 | |
| CN203398150U (zh) | Led外延片 | |
| CN103456851A (zh) | Led外延片 | |
| CN203521455U (zh) | 一种led芯片 | |
| CN205828417U (zh) | 一种灯丝型发光二极管芯片 | |
| CN108417680B (zh) | 一种电流扩散效率高的半导体led芯片 | |
| CN104752452A (zh) | 一种具有立体发光结构的高压发光二极管制作方法 | |
| CN105304782B (zh) | 一种蓝绿发光二极管芯片 | |
| CN105405952B (zh) | 一种自散热大功率整体led封装 | |
| CN204720452U (zh) | 一种具有立体发光结构的高压发光二极管 | |
| CN205016552U (zh) | 一种蓝绿发光二极管芯片 | |
| CN203589085U (zh) | 一种半导体发光二极管芯片 | |
| CN202917531U (zh) | 高效高压led芯片 | |
| CN103050595A (zh) | 氮化物发光二极管 | |
| CN102290511B (zh) | 发光二极管及其制造方法 | |
| CN205264742U (zh) | 一种高亮度正装发光二极管 | |
| CN105374908B (zh) | 一种蓝绿发光二极管芯片制作工艺 | |
| CN206163490U (zh) | 一种长条形高压led芯片结构 | |
| CN210866229U (zh) | 一种发光二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of utility model: GaN based LED epitaxial wafer of graphical substrate and method for preparing same Effective date of registration: 20180806 Granted publication date: 20140115 Pledgee: Changle Shandong rural commercial bank Limited by Share Ltd. Pledgor: SHANDONG KAIYUAN ELECTRONIC Co.,Ltd. Registration number: 2018980000099 |
|
| PC01 | Cancellation of the registration of the contract for pledge of patent right | ||
| PC01 | Cancellation of the registration of the contract for pledge of patent right |
Date of cancellation: 20191029 Granted publication date: 20140115 Pledgee: Changle Shandong rural commercial bank Limited by Share Ltd. Pledgor: SHANDONG KAIYUAN ELECTRONIC Co.,Ltd. Registration number: 2018980000099 |
|
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20140115 |