CN203325961U - 覆晶式发光器件、照明系统及显示系统 - Google Patents
覆晶式发光器件、照明系统及显示系统 Download PDFInfo
- Publication number
- CN203325961U CN203325961U CN2013202939123U CN201320293912U CN203325961U CN 203325961 U CN203325961 U CN 203325961U CN 2013202939123 U CN2013202939123 U CN 2013202939123U CN 201320293912 U CN201320293912 U CN 201320293912U CN 203325961 U CN203325961 U CN 203325961U
- Authority
- CN
- China
- Prior art keywords
- layer
- district
- emitting device
- crystal
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
本实用新型公开了一覆晶式发光器件、照明系统及显示系统，其发光器件为一种具有对称性电极的覆晶式发光器件，藉由面积相同且呈对称性的金属电极层，在不增加封装基板的成本下，解决习知芯片结构在共晶接合制程中可能发生的共晶失效率导致封装良率过低问题。
Description
技术领域
本实用新型涉及一种发光器件，具体涉及一种具有优化电极设计的覆晶式发光二极管。
背景技术
覆晶式 (英文为Flip-chip，缩写为FC) 发光二极管的应用随着其优越的散热特性及较佳的取光效率日见被证实与量产。区别于习知发光二极管之正装封装制程100（如图1所示），覆晶式发光二极管的芯片设计、封装制程以及材料的搭配在覆晶式封装技术为重要课题。
发明内容
本实用新型的目的在于提供一种具有对称性电极之覆晶式发光器件，在不增加封装基板的成本下，解决习知芯片结构在共晶接合制程中可能发生的共晶失效率导致封装良率过低问题。
本实用新型的技术方案为：一种覆晶式发光器件，包括：半导体叠层，含有第一半导体层、第二半导体层及夹在两层之间的发光层；至少一个局部缺陷区，位于所述第二半导体层并延伸至第一半导体层；第一导电层，位于所述第二半导体层上；第一绝缘层，覆盖所述第一导电层与局部缺陷区；复数个第一开孔，位于第一绝缘层上且其相对位置位于所述局部缺陷区以及第一导电层之上；第二导电层，位于所述第一绝缘层之上并填充所述第一开孔，划分为两个区域，其中第一区域与局部缺陷区之第一半导体层形成欧姆接触，第二区域与第一导电层形成欧姆接触；第二绝缘层，覆盖于第二导电层之上；复数个第二开孔，位于第二绝缘层上，且其相对位置位于第二导电层之上；金属电极层，划分为第一型电极区和第二型电极区，位于第二绝缘层之上并分别与第二导电层的第一、第二区域相连，所述第一型电极区与第二型电极区面积相同且位置对称。进一步地，所述覆晶式发光器件还包括粘合层，以及封装基板。
在一些实施例中，仅一个局部缺陷区位于位于发光层的中央位置。
在一些实施例中，具有复数个局部缺陷区，均匀分布于整个半导体叠层。
在一些实施例中，所述局部缺陷区为圆形、方形、六角形或不规则的多边形。
在一些实施例中，所述局部缺陷区占整个发光层面积比例介于1%至10%之间。
在一些实施例中，所述第一导电层覆盖第二半导体层之面积比例介于85%至95%之间。
在一些实施例中，所述金属电极层面积大小相对于组件面积介于60%至80%之间。
在一些实施例中，所述第一型电极区与第二型电极区距离介于50μm至200μm之间。
在一些实施例中，第一导电层为Ti、Ni、Ag、Pt或TiW的一种或其组合。
在一些实施例中，第二导电层为Cr、Ti、Pt、Au、Ni、Cu、TiW的一种或其组合。
在一些实施例中，金属电极层为Ti、Ni、Cu、Au、AuSn、SnCu、SnBi的一种或其组合。
在一些实施例中，第一绝缘层、第二绝缘层为SiO2或SiNx 的一种或其组合。
前述发光器件可应用于各种显示系统、照明系统、汽车尾灯等领域。
本实用新型为覆晶式芯片结构设计，藉由面积相同且呈对称性的金属电极层，在不增加封装基板的成本下，解决习知芯片结构于共晶接合制程良可能发生之共晶失效率导致封装良率过低问题。
本实用新型的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。此外，附图数据是描述概要，不是按比例绘制。
图1为习知发光二极管之正装封装剖面图。
图2为习知覆晶式发光二极管金凸块覆晶封装之剖面图。
图3为习知覆晶式发光二极管共晶覆晶封装之剖面图。
图4为习知非对称式电极设计之覆晶式发光二极管之仰视图。
图5为共晶接合后之覆晶式发光二极管其点测正常及点测异常样品示意图。
图16~13 为本发明第一实施例之制作流程剖面图。
图14为本发明第一实施例之俯视图。
图15为本发明第二实施例之剖面图。
图16 为本发明第二实施例之仰视图。
图17和18为分别为习知技艺之非对称式电极设计与本发明之对称式电极设计于共晶制程后，以破坏性推晶方式确认金属残留状况进以判断其共晶制程之结果。
图中各标号表示：
100: 发光二极管之正装封装结构
200: 发光二极管之金凸块覆晶封装结构
210: 金凸块
300: 发光二极管之共晶覆晶封装结构
310: 磊晶基板
321: 第一半导体层
322: 发光层
323: 第二半导体层
331: 第一导电层
332，332a，332b: 第二导电层
333: 金属电极层
333a: 第一型电极区
333b: 第二型电极区
334: 非对称式电极设计
341: 第一绝缘层
342: 第二绝缘层
351: 局部缺陷区
352a，352b: 第一开孔
353a，353b: 第二开孔
410: 共金正常之残金状态
420: 共金异常之残金状态
d: 金属电极层之第一型电极区333a与第二型电极区333b之距离。
具体实施方式
覆晶式封装在发光二极管的应用主要分为两种封装方式：第一种为金凸块键合制程 (英文为Au-stub bumping process) 200（如图2所示），具体为先将金凸块210种至封装基板上，其金凸块于基板上的相对位置与芯片上的电极相同，而后藉由超音波压合，使芯片上的电极与封装基板上的金凸块接合完成电性连结，此法对封装基板要求度低，制程弹性大，但其金凸块用量大，成本高，且芯片对位需要较高之精准度，因此机台昂贵，生产效率不佳，导致整个生产成本过高；第二种为共晶接合制程 (英文为Eutectic bonding process) 300（请参看附图3），具体为以蒸镀或溅镀制程将选定的共晶金属制作于芯片上，藉由低温助焊剂将芯片预贴合至封装基板上，在高于共晶金属之熔点下回焊，使芯片与封装基板形成接合，此法优点为金属成本低，生产速度快，对机台精度要求相对较低，但唯一缺点为其芯片之电极设计在电性连结的考虑下，使得其电极334呈不对称设计（如图4所示），如此导致后续封装制程容易发生共晶失效，进而影响封装良率，须藉由精度较高的封装基板制程以及较佳之封装基板平整度以降低封装制程造成之良率损失问题，因此增加了封装基板的成本。
图2分别为共晶接合后之覆晶式发光二极管其点测正常及点测异常样品，进而将其芯片推掉后观察于封装基板上之共晶状况。对于点测正常的芯片，将其芯片推开后可观察其P型以及 N型电极共晶区域皆有共晶金属残留410，因此电性连结正常；对于点测异常的芯片，将其芯片推开后可发现其P型电极共晶区域呈现无残留金属现象420，电性连接失败，导致芯片无法点亮。发生此问题主要原因为：（1）封装材表面平整度不佳，（2）芯片之非对称电极，因其电极呈非对称设计，亦即P型电极以及N型电极之面积大小与形状差异甚大，若再搭配平整度不足之封装基板，在共晶接合制程时容易发生芯片倾斜，面积相对较小的电极容易发生共晶失败的问题。
为解决上述习知结构于共晶接合制程所面临到的问题，下面实施例提出一适用于覆晶式发光二极管之对称型电极设计，在不增加封装基板的成本下，解决习知芯片结构在共晶接合制程中可能发生之共晶失效导致封装良率过低问题。
实施例1
请参考图6~13，系本发明第一实施例之制作流程剖面图。如图6所示，先提供一磊晶基板310，再依次形成第一半导体层321于磊晶基板310之上、发光层322于第一半导体层321之上、第二半导体层323于发光层322之上。在本实施例中，其磊晶基板为氧化铝（蓝宝石）基板，半导体层与发光层为氮化镓系列材料，但不以此为限。
请参看附图7，在本实施例中，至少一个局部缺陷区351于第二半导体层上，且延伸至第一半导体层，此局部缺陷区可利用干蚀刻方式形成，可为圆形、方形、六角形、或不规则的多边形，且此局部缺陷区占整个发光层面积比例介于1%至10%之间，但不以此为限。
请参看附图8，形成一第一导电层331覆盖于第二半导体层上，形成一第一绝缘层341完全覆盖第一导电层、裸露之第一半导体层及第二半导体层。第一导电层331覆盖第二半导体层之面积比例介于85%至95%之间，但不以此为限。第一导电层可为Ti、Ni、Ag、Pt、TiW等材料；第一绝缘层可为SiO2、SiNx 等材料，但不以此为限。
请参看附图9，形成复数个第一开孔于第一绝缘层上，其中孔352b位于裸露之第一半导体层321，孔352a位于第一导电层331上。第一开孔352的面积小于局部缺陷区域面积351。
请参看附图10，形成一第二导电层332分别覆盖于局部缺陷区之第一半导体层以及第一导电层之上，其材料可为Cr、Ti、Pt、Au、Ni、Cu、TiW等材料，但不以此为限。
请参看附图11，形成一第二绝缘层342覆盖于第二导电层332之上，其材料可为SiO2、SiNx等材料，但不以此为限。
请参看附图12，形成复数个第二开孔353于第二绝缘层上，其中第二开孔353a和353b位于第二导电层之上。
请参看附图13，形成金属电极层于第二绝缘层之上，金属电极层划分为第一型电极区333a和第二型电极区333b，并分别与第二导电层相连，其材料可为Ti、Ni、Cu、Au、AuSn、SnCu、SnBi等材料，但不以此为限。藉由第二导电层，使得第一型电极区333a与第一半导体层321电性，第二型电极区333b与金属电极层323相连，金属电极层的面积大小相对于组件面积介于60%至80%之间，但不以此为限。
请参看附图14，其为图12所示的俯视图，第一型电极区与第二型电极区面积相同且位置对称，且第一型电极区与第二型电极区距离d介于50μm至200μm之间，但不以此为限。
实施例2
请参考图15和16，系第二实施例之一种覆晶式发光二极管结构之剖面。在图15中，其包含：磊晶基板310；第一半导体层321位于磊晶基板之上；发光层322位于第一半导体层之上；第二半导体层323位于发光层之上；局部缺陷区351位于第二半导体层上，且延伸至第一半导体层；第一导电层331覆盖于第二半导体层上；第一绝缘层341覆盖于第一导电层与局部缺陷区的侧壁；复数个第一开孔352a和352b位于第一绝缘层上（其中352a的相对位置位于第一导电层之上，352b的相对位置位于局部缺陷），第二导电层332a和332b位于第一绝缘层并填充第一开孔352，其中332a与第一导电层形成欧姆接触，332b与局部缺陷区的第一半导体层形成欧姆接触；第二绝缘层342覆盖于第二导电层之上，复数个第二开孔353a和353b位于第二绝缘层上且其相对位置位于第二导电层之上，金属电极层333，划分为第一型电极区333a和第二型电极区333b，位于第二绝缘层之上并分别与第二导电层相连。
在本实施例中，发光层的面积介于0.09μm2与0.36μm2之间，仅一个局部缺陷区351于第二半导体层上，且延伸至第一半导体层，此局部缺陷区可为圆形、方形、六角形或不规则的多边形，且此局部缺陷区位于发光层中央，占整个发光层面积比例介于1%至10%之间，但不以此为限。
请参考图16，系本发明第二实施例之一种覆晶式发光二极管结构之俯视图。在本实施例中，金属电极层之第一型电极区333a与第二型电极区333b的面积大小相对于组件面积介于60%至80%之间，且面积相同、位置对称。金属电极层之第一型电极区333a与第二型电极区333b的距离d介于50μm至200μm之间，但不以此为限。
请参考图17和18，分别为习知技艺之非对称式电极设计与本发明之对称式电极设计于共晶制程后，以破坏性推晶方式确认金属残留状况进以判断其共晶制程之结果。由图1可看出，习知技艺之非对称式电极设计，在共晶制程中因其电极面积大小差异过大导致芯片顷斜，在面积相对较小的电极处产生共晶失效，最后导致电性连接失败，芯片无法点亮。由图18可看出，本实施例之对称式电极设计在共晶制程后，经推晶测试，其p型及n型电极共晶完整，芯片可正常点亮。
由上述实施方式可知，应用本实用新型之对称式电极设计，在不增加封装基板的成本下，可解决习知非对称式电极设计在共晶制程中因电极面积大小差异过大而导致芯片顷斜，容易在面积相对较小的电极处发生共晶失效的问题，进而提高封装之良率。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和装饰，这些改进和装饰也应视为本发明的保护范围。
Claims (11)
1.覆晶式发光器件，包括：
半导体叠层，含有第一半导体层、第二半导体层及夹在两层之间的发光层；
至少一个局部缺陷区，位于所述第二半导体层并延伸至第一半导体层；
第一导电层，位于所述第二半导体层上；
第一绝缘层，覆盖所述第一导电层与局部缺陷区；
复数个第一开孔，位于第一绝缘层上且其相对位置位于所述局部缺陷区以及第一导电层之上；
第二导电层，位于所述第一绝缘层之上并填充所述第一开孔，划分为两个区域，其中第一区域与局部缺陷区之第一半导体层形成欧姆接触，第二区域与第一导电层形成欧姆接触；
第二绝缘层，覆盖于第二导电层；
复数个第二开孔，位于第二绝缘层上，且其相对位置位于第二导电层之上；
金属电极层，划分为第一型电极区和第二型电极区，位于第二绝缘层之上并分别与第二导电层的第一、第二区域相连，所述第一型电极区与第二型电极区面积相同且位置对称。
2.根据权利要求1所述的覆晶式发光器件，其特征在于：还包括粘合层，以及封装基板。
3.根据权利要求1所述的覆晶式发光器件，其特征在于：仅一个局部缺陷区位于位于发光层的中央位置。
4.根据权利要求1所述的覆晶式发光器件，其特征在于：具有复数个局部缺陷区，均匀分布于整个半导体叠层。
5.根据权利要求1所述的覆晶式发光器件，其特征在于：所述局部缺陷区的形状为圆形、方形、六角形或不规则的多边形。
6.根据权利要求1所述的覆晶式发光器件，其特征在于：所述局部缺陷区占整个发光层面积比例介于1%至10%之间。
7.根据权利要求1所述的覆晶式发光器件，其特征在于：所述第一导电层覆盖第二半导体层之面积比例介于85%至95%之间。
8.根据权利要求1所述的覆晶式发光器件，其特征在于：所述金属电极层的面积大小相对于器件面积比例介于60%至80%之间。
9.根据权利要求1所述的覆晶式发光器件，其特征在于：所述金属电极层之第一型电极区与第二型电极区距离介于50μm至200μm之间。
10.一种照明系统，其特征在于：其包含一系列前述权利要求1~9中任意一种发光器件。
11.一种显示系统，其特征在于：其包含一系列前述权利要求1~9中任意一种发光器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2013202939123U CN203325961U (zh) | 2013-05-24 | 2013-05-24 | 覆晶式发光器件、照明系统及显示系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2013202939123U CN203325961U (zh) | 2013-05-24 | 2013-05-24 | 覆晶式发光器件、照明系统及显示系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN203325961U true CN203325961U (zh) | 2013-12-04 |
Family
ID=49665267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2013202939123U Expired - Lifetime CN203325961U (zh) | 2013-05-24 | 2013-05-24 | 覆晶式发光器件、照明系统及显示系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN203325961U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105226177A (zh) * | 2015-10-13 | 2016-01-06 | 厦门市三安光电科技有限公司 | 倒装led芯片的共晶电极结构及倒装led芯片 |
-
2013
- 2013-05-24 CN CN2013202939123U patent/CN203325961U/zh not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105226177A (zh) * | 2015-10-13 | 2016-01-06 | 厦门市三安光电科技有限公司 | 倒装led芯片的共晶电极结构及倒装led芯片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20210074884A1 (en) | Light emitting diode structure | |
| JP2013033903A (ja) | 発光素子パッケージ及びこれを利用した照明システム | |
| CN202067790U (zh) | 圆片级玻璃型腔的硅通孔led封装结构 | |
| CN105702844B (zh) | 发光二极管封装结构及其制造方法 | |
| CN102694089B (zh) | Led芯片键合方法及led芯片 | |
| US8772793B2 (en) | Light emitting diodes and method for manufacturing the same | |
| CN103928600A (zh) | 一种发光二极管及其制造方法 | |
| JPWO2010074288A1 (ja) | 高電圧駆動の発光ダイオードモジュール | |
| US20230088776A1 (en) | Eutectic Electrode Structure of Flip-chip LED Chip and Flip-chip LED Chip | |
| US7811843B1 (en) | Method of manufacturing light-emitting diode | |
| CN104465895A (zh) | Led芯片及其制作方法 | |
| CN112531084B (zh) | Led芯片、led芯片封装模组和显示装置 | |
| TW201214786A (en) | Light emitting diode package structure and manufacturing method thereof | |
| KR102631088B1 (ko) | 발광 다이오드 | |
| CN102237471A (zh) | 发光二极管封装结构及其制造方法 | |
| CN203325961U (zh) | 覆晶式发光器件、照明系统及显示系统 | |
| CN103928599A (zh) | 一种发光二极管及其制造方法 | |
| CN103296173A (zh) | 具有侧面电极的led芯片及其封装结构 | |
| CN205428989U (zh) | 一种倒装led芯片 | |
| CN203367346U (zh) | 具有侧面电极的led芯片及其封装结构 | |
| US9054289B2 (en) | Light-emitting diode package and method for manufacturing the same | |
| CN210467879U (zh) | 一种双层晶圆板 | |
| CN103887395A (zh) | 发光元件 | |
| CN110998878B (zh) | 一种半导体发光组件 | |
| US10325889B1 (en) | Display device including LED devices with selective activation function |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20131204 |