CN203070045U - 一种多轴机床用嵌入式数控的运动控制平台 - Google Patents

Abstract

本实用新型提供了一种多轴机床用嵌入式数控的运动控制平台，包括一ARM核心的控制器、一硬件逻辑单元及复数个用于人机交互的外部装置；控制器与轴控制接口、硬件逻辑单元及每外部装置连接；控制器连接一同步动态随机存储器、一闪存及一RS485接口；硬件逻辑单元分别连接一串行配置器、一手轮脉冲编码器及一逻辑测试接口；控制器设有一插补运算器；硬件逻辑单元设有一与插补运算器、轴控制接口连接的脉冲密化器；硬件逻辑单元通过一解差分器与轴控制接口连接；硬件逻辑单元通过一扩展口与操作面板接口连接；硬件逻辑单元通过扩展口及一光电隔离器与通用输入输出接口连接。本实用新型的优点在，通过该运动控制平台便于对多轴机床的控制。

Description

一种多轴机床用嵌入式数控的运动控制平台

【技术领域】

本实用新型涉及一种机床数控领域，特别指一种多轴机床用嵌入式数控的运动控制平台。

【背景技术】

在机床实时控制的系统中，对响应时间有严格的要求，如果系统响应时间不能满足，就会引起崩溃或出现致命的错误。在数控系统中，外围电气状态开关量的实时采集以及运动控制中位置环的实时运算，都需要在既定的时间内实现响应，否则将影响系统的加工精度。为满足数控系统对实时性的需求，需要采用精简指令集的ARM处理器，结合实时操作系统与FPGA相配合，且能满足多轴运动控制的运动控制平台。

【发明内容】

本实用新型要解决的技术问题，在于提供一种多轴机床用嵌入式数控的运动控制平台，结构简单，加工精度高，实现对机床多轴运动的控制。

本实用新型是这样实现的：一种多轴机床用嵌入式数控的运动控制平台，所述机床设有一轴控制接口、一操作面板接口及一通用输入输出接口；所述轴控制接口与该机床的伺服驱动器连接；所述操作面板接口与该机床的操作面板连接；所述通用输入输出接口与该机床的外部电气控制单元连接；所述运动控制平台包括一ARM核心的控制器、一硬件逻辑单元及复数个用于人机交互的外部装置；所述控制器分别与轴控制接口、硬件逻辑单元及每所述外部装置连接；所述控制器分别连接一同步动态随机存储器、一闪存及一RS485接口；所述闪存包含一NAND型闪存和一NOR型闪存；所述硬件逻辑单元分别连接一串行配置器、一手轮脉冲编码器及一逻辑测试接口；所述控制器设有一用于执行NC代码的插补运算器；所述硬件逻辑单元设有一脉冲密化器；所述脉冲密化器分别与所述轴控制接口、插补运算器连接；所述硬件逻辑单元通过一解差分器与所述轴控制接口连接；所述硬件逻辑单元通过一扩展口与所述操作面板接口连接；所述硬件逻辑单元通过所述扩展口及一光电隔离器与所述通用输入输出接口连接。

较佳的，复数个所述外部装置包括一键盘、一显示器、一计算机及复数个远程IO装置；所述控制器通过一KBD接口与所述键盘连接；所述控制器通过一LCD接口与所述显示器连接；所述控制器通过一USB接口或一RS232接口或一以太网接口与所述计算机连接；所述控制器通过一CAN总线接口与复数个所述远程IO装置连接。

较佳的，所述控制器分别与SD接口、JTAG接口、LED接口、RTC接口连接。

较佳的，所述外部电气控制单元包括行程限制单元、冷却控制单元、润滑控制单元及刀库控制单元。

较佳的，所述控制器与硬件逻辑单元间的通信接口通过EABI总线连接。

较佳的，所述控制器、硬件逻辑单元二者的数据连接线通过一三态总线缓冲器相互连接；所述控制器的读信号线、硬件逻辑单元的数据使能线均与所述三态总线缓冲器连接；所述控制器的读信号线、片选信号线、命令信号线及写信号线均与所述硬件逻辑单元连接；所述硬件逻辑单元的总线等待信号线、中断输出管脚均与所述控制器连接。

较佳的，所述控制器为型号S3C2440A的ARM9处理器；所述硬件逻辑单元为型号EP3C10的处理器；所述串行配置器为型号EPCS16的串行配置器。

本实用新型的优点在于：通过ARM核心的控制器、外部装置及硬件逻辑单元通过轴控制接口、操作面板接口、一通用输入输出接口与机床上的伺服电机、操作面板、外部电气控制单元连接，实现一个用于对机床的多轴进行控制的运动控制平台。

【附图说明】

下面参照附图结合实施例对本实用新型作进一步的说明。

图1是本实用新型一种多轴机床用嵌入式数控的运动控制平台的结构示意图。

图2是本实用新型一种多轴机床用嵌入式数控的运动控制平台的电路结构示意图。。

图3是本实用新型一种多轴机床用嵌入式数控的运动控制平台的加工程序流程图。

图4是本实用新型一种多轴机床用嵌入式数控的运动控制平台中控制器与硬件逻辑单元的连接示意图。

图5是本实用新型一种多轴机床用嵌入式数控的运动控制平台中硬件逻辑单元的内部逻辑功能示意图。

图6是本实用新型一种多轴机床用嵌入式数控的运动控制平台中脉冲密化器的数据格式示意图。

图7是本实用新型一种多轴机床用嵌入式数控的运动控制平台中脉冲密化器的脉冲密化流程图。

图8是本实用新型一种多轴机床用嵌入式数控的运动控制平台中硬件逻辑单元对通用输入输出接口实时扫描的工作框图。

图9是本实用新型一种多轴机床用嵌入式数控的运动控制平台的总体工作框图。

【具体实施方式】

请参阅图1和图2所示，一种多轴机床1用嵌入式数控的运动控制平台2，所述机床1设有一轴控制接口11、一操作面板接口12及一通用输入输出接口13；所述轴控制接口11与该机床1的伺服驱动器14连接；所述操作面板接口12与该机床1的操作面板121连接；所述通用输入输出接口13与该机床1的外部电气控制单元131连接；所述运动控制平台2包括一ARM核心的控制器21、一硬件逻辑单元22（即FPGA）及复数个用于人机交互的外部装置23；所述控制器21分别与轴控制接口11、硬件逻辑单元22及每所述外部装置23连接；所述控制器21分别连接一同步动态随机存储器211（即SDRAM）、一闪存212及一RS485接口213；所述闪存（即FLASH）212包含一NAND型闪存2121和一NOR型闪存2122；所述硬件逻辑单元22分别连接一串行配置器221、一手轮脉冲编码器222及一逻辑测试接口223；所述控制器21设有一用于执行NC代码的插补运算器214；所述硬件逻辑单元22设有一脉冲密化器224；所述脉冲密化器224分别与所述轴控制接口11、插补运算器214连接；所述硬件逻辑单元22通过一解差分器225与所述轴控制接口11连接；所述硬件逻辑单元22通过一扩展口226与所述操作面板接口12连接；所述硬件逻辑单元22通过所述扩展口226及一光电隔离器227与所述通用输入输出接口13连接。用外部装置23通过ARM核心的控制器21和硬件逻辑单元22从轴控制接口11、操作面板接口12及通用输入输出接口13对机床1进行控制，同时动控制平台2对轴控制接口11的输出可以是以脉冲或模拟的方式实现，满足对机床1进行数控操作的需求，更精确有效率。

再请参阅图1和图2所示，复数个所述外部装置23包括一键盘231、一显示器232、一计算机233及复数个远程IO装置234；所述控制器21通过一KBD接口215与所述键盘231连接；所述控制器21通过一LCD接口216与所述显示器232连接；所述控制器21通过一USB接口217或一RS232接口218或一以太网接口219（即RJ45接口）与所述计算机233连接；所述控制器21通过一CAN总线接口220与复数个所述远程IO装置234连接。此设计让操作人员能通过键盘231、显示器232、计算机233及复数个远程IO装置234实现对机床1的控制，更简单方便。

如图2所示，所述控制器21分别与SD接口24、JTAG接口25、LED接口26、RTC接口27连接。此设计让操作人员能通过SD接口24对运动控制平台2加载用于控制机床1的NC加工代码；通过JTAG接口25对运动控制平台2的底层进行编辑；通过LED接口26连接LED以显示该运动控制器的基本运行状态；通过RTC接口27连接计时器，为系统提供准确的系统时间，方便系统管理。

如图1所示，所述外部电气控制单元131包括行程限制单元1311、冷却控制单元1312、润滑控制单元1313及刀库控制单元1314。更便于运动控制平台2对机床1外部的行程限制单元1311、冷却控制单元1312、润滑控制单元1313及刀库控制单元1314进行控制。所述控制器21与硬件逻辑单元22间的通信接口通过EABI总线连接。使控制器21与硬件逻辑单元22间的数据快速稳定的通信。

如图3所示，所述控制器21、硬件逻辑单元22二者的数据连接线通过一三态总线缓冲器28相互连接；所述控制器21的读信号线（即IOR）、硬件逻辑单元的数据使能线（即SEND）均与所述三态总线缓冲器28连接；所述控制器21的读信号线、片选信号线（即nCs）、命令信号线（即CMD）及写信号线（即IOW）均与所述硬件逻辑单元22连接；所述硬件逻辑单元22的总线等待信号线（即nWait）、中断输出管脚（即INT）均与所述控制器21连接。确保通过EABI总线连接的控制器21和硬件逻辑单元22间的通信更稳定。所述控制器为型号S3C2440A的ARM9处理器；所述硬件逻辑单元为型号EP3C10的处理器；所述串行配置器为型号EPCS16的串行配置器。使用上电路结构简单，且成本较低。

如图1所示，本实用新型在应用时，使用ARM9核心的控制器；键盘、显示器等外围设备（如：以太网、CAN总线控制器、RS485、SD存储）均由控制器所控制，硬件逻辑单元也作为控制器的一个外设；其中轴控制信号的输出和操作面板及通用输入输出信号的实时扫描由FPGA硬件实现。

如图2所示，本实用新型一种多轴机床用嵌入式数控的运动控制平台至多可控制8个轴，输出脉冲为RS422差动电平，同时可以接收8个RS422差动电平格式的编码器进行计数，实现电机位移计数及电机速度计算。

如图3所示，控制器和FPGA之间的通信采用ARM9的EABI总线，控制器和FPGA数据连接线为16位，为确保数据电平的有效性，使用了16位三态总线缓冲器。利用控制器的一个地址线来实现CMD功能，实现16位数据线传输FPGA内部寄存器地址与寄存器值的功能。由IOR控制Buffer的方向，当IOR为高电平，数据传输方向由控制器到FPGA，即进行写操作；当IOR为低电平，数据传输方向由FPGA到控制器，进行读操作；片选信号，即FPGA的地址，当FPGA被选中，SDEN应该打开，使能数据Buffer。总线等待nWait信号用来延时总线操作，在本系统中该信号为预留信号，在FPGA中没有去实现相应信号的产生；IOW为写信号，INT为FPGA中断输出管脚，通过中断管脚，控制器可以在中断程序中读取FPGA中相应功能寄存器。为确保控制器和FPGA之间数据通信的稳定，应确保控制器的读写操作有效时间为5个EABI总线时钟周期以上。

如图4所示，主控器可执行RS274X格式的加工代码，其具体加工流程中的刀补采用C刀补，根据相邻2段的加工数据，重新计算出刀尖中心路劲；其中，速度预处理为程序对加工代码中的加工速度进行检查，修正不符合机床动力学的加工速度；插补计算为将每一加工程序段细分成N分等长的连续微小线段，存放在插补缓冲区，位置处理程序将对连续微小线段进行实时动态前瞻，采用线段过渡衔接算法，通过动态扫描相邻2段的夹角，结合机床动力学参数，实现相邻线段的平滑过渡，提高加工效率。

如图5所示，FPGA内部组成由总线接口实现分配及脉冲密化寄存器组等组成，每个寄存器有一个地址，CMD信号用来区分是对地址寄存器操作还是数据寄存器操作，当CMD=0，对地址寄存器操作，当CMD=1，对数据寄存器进行操作。IOR和IOW分别是代表对FPGA的地址寄存器和数据寄存器进行度操作和写操作。INT中断输出信号由状态寄存器组的逻辑处理后的输出，通知ARM进行相应的处理。通过上述机制可以实现对某个寄存器进行正确快速的读操作或者写操作，数据位宽为16位。

如图6所示，脉冲密化器采用FIFO的数据格式，FIFO的深度为16，宽度为64位，64位数据的格式（见表1），D0至D6为小数分频的小数部分，为无符号整数，如110.30分频，则D0至D6的值为十进制的30；I0至I24为小数分频的整数部分，为无符号整数，如110.30分频，则I0至I24的值为十进制的110；L0至L31：为本次分频产生脉冲的个数，为有符号整数。当为正数，输出脉冲数与正方向信号，当数据为负数，输出脉冲与负方向信号。小数分频器会从FIFO中的取出低32位进行分频控制，同时对输出脉冲进行计数，当输出脉冲个数与FIFO高32位相等时，将获取下一位FIFO的速度和脉冲个数，进行下一轮的控制。

表1：64位数据的格式表

Bit63

Bit62

Bit61

Bit60

Bit59

Bit58

Bit57

Bit56

L31

L30

L29

L28

L27

L26

L25

L24

Bit55

Bit54

Bit53

Bit52

Bit51

Bit50

Bit49

Bit48

L23

L22

L21

L20

L19

L18

L17

L16

Bit47

Bit46

Bit45

Bit44

Bit43

Bit42

Bit41

Bit40

L15

L14

L13

L12

L11

L10

L9

L8

Bit39

Bit38

Bit37

Bit36

Bit35

Bit34

Bit33

Bit32

L7

L6

L5

L4

L3

L2

L1

L0

Bit31

Bit30

Bit29

Bit28

Bit27

Bit26

Bit25

Bit24

I24

I23

I22

I21

I20

I19

I18

I17

Bit23

Bit22

Bit21

Bit20

Bit19

Bit18

Bit17

Bit16

I16

I15

I14

I13

I12

I11

I10

I9

Bit15

Bit14

Bit13

Bit12

Bit11

Bit10

Bit9

Bit8

I8

I7

I6

I5

I4

I3

I2

I1

Bit7

Bit6

Bit5

Bit4

Bit3

Bit2

Bit1

Bit0

I0

D6

D5

D4

D3

D2

D1

D0

如图7所示，脉冲密化器采用小数分频方式实现。速度由32位数据表示低7位表示小数（VL），高25位表示整数（VH），整个小数分由÷VH/VH+1分频器组成，VL控制分频器的选择。25位数的速度寄存器，最高可以进行33554431分频，即如果要产生1Hz的脉冲，最高可以由67108862Hz进行33554431分频而得到，因此可以设小数分频系统基准时钟为67Mhz，这样N和N+1分频的时间抖动为0.015us，即15ns，而这对数控系统驱动器来说，是均匀的。小数分频的原理就是控制分频器N和N+1分频，从而达到小数点精度的脉冲输出。

如图8所示，运动控制平台对通用输入输出接口采用FPGA实时扫描的方式。为解决输入输出占用IO端口多的问题，采用并行转串行输入，串行转并行输出的方式来实现IO端口设计，同时采用多级级联的方式，实现32个输入，16个输出。

综上所述，本实用新型一种多轴机床用嵌入式数控的运动控制平台是这样工作的：通过电脑，对运动控制平台进行配置，包括轴号配置、机床参数配置、机床运动速度参数配置、加工参数等配置，配置后的运动控制平台将具备相应的控制能力，用户可以通过USB接口，将电脑上编好的RS274X格式的加工程序传输到运动控制平台，也可以通过键盘输入的方式进行编程操作；FPGA处理单元实时采集外部输入，在加工程序准备完成之后，通过操作面板加工按钮，ARM9核心的控制器开始解释并执行RS274X格式的加工代码，在执行过程中，对加工参数进行优化处理，同时将执行结果送入FPGA，实现脉冲密化和IO输出逻辑控制，输出的脉冲将被送入驱动器，从而实现电机的控制；整个加工状态和加工过程都被控制器所监控，并通过显示器进行显示；如图9所示，整个运动控制平台的软件运行环境为Linux操作系统，结合Xenomai实现Linux的实时化。本实用新型除了提供一个用于控制多轴机床的运动控制平台外，与工控微机相比还具有功耗低、电路结构好、集成度高等优点。满足控制的快速性和实时性的同时，具有较高的性价比。

虽然以上描述了本实用新型的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本实用新型的范围的限定，熟悉本领域的技术人员在依照本实用新型的精神所作的等效的修饰以及变化，都应当涵盖在本实用新型的权利要求所保护的范围内。

Claims (7)

1.一种多轴机床用嵌入式数控的运动控制平台，所述机床设有一轴控制接口、一操作面板接口及一通用输入输出接口；所述轴控制接口与该机床的伺服驱动器连接；所述操作面板接口与该机床的操作面板连接；所述通用输入输出接口与该机床的外部电气控制单元连接，其特征在于：所述运动控制平台包括一ARM核心的控制器、一硬件逻辑单元及复数个用于人机交互的外部装置；所述控制器分别与轴控制接口、硬件逻辑单元及每所述外部装置连接；所述控制器分别连接一同步动态随机存储器、一闪存及一RS485接口；所述闪存包含一NAND型闪存和一NOR型闪存；所述硬件逻辑单元分别连接一串行配置器、一手轮脉冲编码器及一逻辑测试接口；所述控制器设有一用于执行NC代码的插补运算器；所述硬件逻辑单元设有一脉冲密化器；所述脉冲密化器分别与所述轴控制接口、插补运算器连接；所述硬件逻辑单元通过一解差分器与所述轴控制接口连接；所述硬件逻辑单元通过一扩展口与所述操作面板接口连接；所述硬件逻辑单元通过所述扩展口及一光电隔离器与所述通用输入输出接口连接。

2.如权利要求1所述的一种多轴机床用嵌入式数控的运动控制平台，其特征在于：复数个所述外部装置包括一键盘、一显示器、一计算机及复数个远程IO装置；所述控制器通过一KBD接口与所述键盘连接；所述控制器通过一LCD接口与所述显示器连接；所述控制器通过一USB接口或一RS232接口或一以太网接口与所述计算机连接；所述控制器通过一CAN总线接口与复数个所述远程IO装置连接。

3.如权利要求1所述的一种多轴机床用嵌入式数控的运动控制平台，其特征在于：所述控制器分别与SD接口、JTAG接口、LED接口、RTC接口连接。

4.如权利要求1所述的一种多轴机床用嵌入式数控的运动控制平台，其特征在于：所述外部电气控制单元包括行程限制单元、冷却控制单元、润滑控制单元及刀库控制单元。

5.如权利要求1所述的一种多轴机床用嵌入式数控的运动控制平台，其特征在于：所述控制器与硬件逻辑单元间的通信接口通过EABI总线连接。

6.如权利要求5所述的一种多轴机床用嵌入式数控的运动控制平台，其特征在于：所述控制器、硬件逻辑单元二者的数据连接线通过一三态总线缓冲器相互连接；所述控制器的读信号线、硬件逻辑单元的数据使能线均与所述三态总线缓冲器连接；所述控制器的读信号线、片选信号线、命令信号线及写信号线均与所述硬件逻辑单元连接；所述硬件逻辑单元的总线等待信号线、中断输出管脚均与所述控制器连接。

7.如权利要求1所述的一种多轴机床用嵌入式数控的运动控制平台，其特征在于：所述控制器为型号S3C2440A的ARM9处理器；所述硬件逻辑单元为型号EP3C10的处理器；所述串行配置器为型号EPCS16的串行配置器。

Images