CN203011985U - 一种电流传感器 - Google Patents

Abstract

本实用新型公开了一种电流传感器，该电流传感器包括磁电阻集成芯片、运算放大器、电阻、印刷线路板和U形的待测电流导线；磁电阻集成芯片、运算放大器和电阻固定于印刷线路板的一侧，待测电流导线固定于印刷线路板的另一侧，且磁电阻集成芯片与待测电流导线的中心位置相对；磁电阻集成芯片的由芯片单元的磁电阻元件构成的电桥的输出端与所述运算放大器的输入端连接，磁电阻集成芯片的补偿导线层的一个自由端与运算放大器的输出端连接，磁电阻集成芯片的补偿导线层的另一个自由端与电阻的一端连接，电阻的另一端接地。所述电流传感器的尺寸由厘米量级缩小为毫米量级，同时其制作成本明显降低；产品的一致性较好；对外磁场的抗干扰能力明显增强。

Description

一种电流传感器

技术领域

本实用新型涉及传感器技术领域，特别涉及一种电流传感器。

背景技术

电流传感器在工业中的应用非常广泛。如图1所示，现有技术中的感应线圈式电流传感器包括铁心1、线圈2、敏感元件3、电阻4和运算放大器5。敏感元件3的输出端与运算放大器5的输入端连接，运算放大器5的输出端与线圈2的一端连接，线圈2的另一端与电阻4的一端连接，电阻4的另一端接地。待测导线6从铁心1的内空间穿过。敏感元件3一般采用霍尔元件或者磁电阻元件。当待测导线6中有电流流过时，通过测量电阻4两端的电压即可得到流过待测导线6中的电流大小。但是，上述电流传感器存在如下缺陷：

(1)由于铁心和线圈的尺寸较大，整个电流传感器的尺寸也较大，一般为厘米量级；

(2)制作成本很高；

(3)产品的一致性较差；

(4)对外磁场的抗干扰能力较差。

实用新型内容

本实用新型的目的是提供一种电流传感器。

本实用新型提供的电流传感器包括磁电阻集成芯片、运算放大器、电阻、印刷线路板和U形的待测电流导线；

所述磁电阻集成芯片、所述运算放大器和所述电阻固定于所述印刷线路板的一侧，所述待测电流导线固定于所述印刷线路板的另一侧，且所述磁电阻集成芯片与所述待测电流导线的中心位置相对；所述磁电阻集成芯片的由芯片单元的磁电阻元件构成的电桥的输出端与所述运算放大器的输入端连接，所述磁电阻集成芯片的补偿导线层的一个自由端与所述运算放大器的输出端连接，所述磁电阻集成芯片的补偿导线层的另一个自由端与所述电阻的一端连接，所述电阻的另一端接地；

所述磁电阻集成芯片包括4N(N=1,2,3,4…)个结构相同的芯片单元，每一个所述芯片单元为多层膜结构，每一个所述芯片单元包括补偿导线层、磁电阻元件和至少一个软磁层；所述补偿导线层、所述磁电阻元件和所述软磁层彼此之间的间隙设有绝缘层，所述绝缘层的形状与所述补偿导线层、所述磁电阻元件和所述软磁层的形状匹配；所述4N个芯片单元的补偿导线层是一体形成的，该补偿导线层在平行于基片的平面内呈“U”字形；所述4N个芯片单元的磁电阻元件相同，所述4N个芯片单元的磁电阻元件连接构成一个电桥。

优选地，所述至少一个软磁层为第一软磁层、第二软磁层和第三软磁层，所述第二软磁层、所述第三软磁层和所述磁电阻元件设于基片上，所述磁电阻元件设于所述第二软磁层与所述第三软磁层之间的间隙内，所述磁电阻元件的厚度小于所述第二软磁层和所述第三软磁层的厚度，所述补偿导线层设于所述第二软磁层和所述第三软磁层上，所述第一软磁层设于补偿导线层上。

优选地，所述第二软磁层和第三软磁层在平行于基片的平面内呈矩形。

优选地，所述第二软磁层和第三软磁层在平行于基片的平面内呈梯形，且第二软磁层和第三软磁层的较短的边靠近磁电阻元件。

优选地，所述第一软磁层在垂直于基片的平面内呈“U”字形，且所述第一软磁层的开口端朝向所述补偿导线层、所述第二软磁层和所述第三软磁层。

优选地，所述软磁层包括第一底软磁层、第二底软磁层、顶软磁层、第一连接层和第二连接层；所述第一底软磁层和所述第二底软磁层设于基片上，且所述第一底软磁层与第二底软磁层之间设有间隙，所述第一底软磁层通过所述第一连接层与所述顶软磁层连接，所述第二底软磁层通过所述第二连接层与所述顶软磁层连接，所述软磁层在垂直于基片的平面内呈带缺口的环形；所述磁电阻元件设于所述第一底软磁层与所述第二底软磁层之间的间隙内，且所述磁电阻元件的厚度小于所述第一底软磁层和所述第二底软磁层的厚度；所述补偿导线层设于所述第一底软磁层和所述第二底软磁层上，所述顶软磁层设于所述补偿导线层上。

优选地，所述第一底软磁层和所述第二底软磁层在平行于基片的平面内呈矩形。

优选地，所述第一底软磁层和所述第二底软磁层在平行于基片的平面内呈梯形，且所述第一底软磁层和所述第二底软磁层的较短的边靠近所述磁电阻元件。

优选地，当N≥2时，所述磁电阻集成芯片的任意N个芯片单元的磁电阻元件串联和/或并联构成所述电桥的一个桥臂。

优选地，所述磁电阻元件为TMR元件、GMR元件或AMR元件。

本实用新型具有如下有益效果：

(1)由于不再需要铁心和线圈，所述电流传感器的尺寸由厘米量级缩小为毫米量级，同时其制作成本明显降低；

(2)由于所述电流传感器的磁电阻集成芯片采用多层膜结构，磁电阻集成芯片中相同的层采用相同的材料和工艺一次镀膜制备形成，产品的一致性较好；

(3)所述电流传感器的磁电阻集成芯片采用电桥结构，因此所述电流传感器对外磁场的抗干扰能力明显增强。

附图说明

图1为现有技术的感应线圈式电流传感器的示意图；

图2为本实用新型实施例1提供的电流传感器的剖面图；

图3为本实用新型实施例1提供的电流传感器的电连接结构示意图；

图4为本实用新型实施例1提供的电流传感器的磁电阻集成芯片的俯视图；

图5为本实用新型实施例1提供的电流传感器的磁电阻集成芯片的芯片单元的横截面示意图；

图6为本实用新型实施例2提供的电流传感器的磁电阻集成芯片的俯视图；

图7为本实用新型实施例2提供的电流传感器的磁电阻集成芯片的芯片单元的横截面示意图；

图8为本实用新型实施例3提供的电流传感器的磁电阻集成芯片的俯视图；

图9为本实用新型实施例3提供的电流传感器的磁电阻集成芯片的芯片单元的横截面示意图；

图10为本实用新型实施例4提供的电流传感器的磁电阻集成芯片的俯视图。

具体实施方式

下面结合附图及实施例对本实用新型的内容作进一步的描述。

实施例1

本实施例提供的电流传感器包括磁电阻集成芯片1、运算放大器2、电阻3、印刷线路板4和U形的待测电流导线5，如图2所示。磁电阻集成芯片1、运算放大器2和电阻3固定于印刷线路板4的一侧，待测电流导线5固定于印刷线路板4的另一侧，且磁电阻集成芯片1的位置与待测电流导线5的中心位置相对。如图3所示磁电阻集成芯片1的由芯片单元的磁电阻元件构成的电桥的输出端与运算放大器2的输入端连接，磁电阻集成芯片1的补偿导线层的一个自由端与运算放大器2的输出端连接，磁电阻集成芯片1的补偿导线层的另一个自由端与电阻3的一端连接，电阻3的另一端接地。

磁电阻集成芯片1包括例如四个芯片单元，即第一芯片单元111、第二芯片单元112、第三芯片单元113和第四芯片单元114，如图4所示。第一芯片单元111、第二芯片单元112、第三芯片单元113和第四芯片单元114的结构都相同，且都为多层膜结构。

以第一芯片单元111为例介绍本实施例的磁电阻集成芯片1的每一个芯片单元的膜层结构。如图5所示，第一芯片单元111包括第一软磁层1111、补偿导线层1112、第二软磁层1113、第三软磁层1114和磁电阻元件1115。第二软磁层1113、第三软磁层1114和磁电阻元件1115设于基片1116上。磁电阻元件1115位于第二软磁层1113与第三软磁层1114之间的间隙内，且磁电阻元件1115的厚度小于第二软磁层1113和第三软磁层1114的厚度。补偿导线层1112设于第二软磁层1113和第三软磁层1114上。第一软磁层1111设于补偿导线层1112上。第一软磁层1111、补偿导线层1112、第二软磁层1113、第三软磁层1114和磁电阻元件1115彼此之间的间隙设有绝缘层（图中未示出），该绝缘层的形状与第一软磁层1111、补偿导线层1112、第二软磁层1113、第三软磁层1114和磁电阻元件1115的形状匹配。第二软磁层1113和第三软磁层1114在平行于基片1116的平面内呈矩形或者梯形。在本实施例中，第二软磁层1113和第三软磁层1114在平行于基片1116的平面内呈例如梯形，且第二软磁层1113和第三软磁层1114的较短的边靠近磁电阻元件1115，用于起聚磁作用，如图4所示。磁电阻元件1115为TMR(隧道磁电阻)元件、GMR(巨磁电阻)元件或AMR(各向异性磁电阻)元件。在本实施例中，磁电阻元件1115为例如TMR元件，磁电阻元件1115包括至少一个TMR。当磁电阻元件1115中包括多个TMR时，该多个TMR串联和/或并联。在本实施例中，磁电阻元件1115包括例如一个TMR（图中未示出）。

第二芯片单元112、第三芯片单元113和第四芯片单元114的结构与第一芯片单元111的结构完全相同。

如图4所示，第二芯片单元112、第三芯片单元113和第四芯片单元114的补偿导线层与第一芯片单元111的补偿导线层1112是一体形成的，即第一芯片单元111的补偿导线层1112也是第二芯片单元112、第三芯片单元113和第四芯片单元114的补偿导线层。补偿导线层1112在平行于基片1116的平面内呈“U”字形。第一芯片单元111、第二芯片单元112、第三芯片单元113和第四芯片单元114沿补偿导线层1112走向的排布方式如图4所示。

第一芯片单元111、第二芯片单元112、第三芯片单元113和第四芯片单元114中的磁电阻元件各自作为一个桥臂电连接构成一个电桥。

使用时，使待测电流从待测电流导线5中流过，通过测试电阻3两端的电压即可获得待测电流的大小。

实施例2

本实施例提供的电流传感器与实施例1的电流传感器的结构相同。

本实施例提供的用于电流传感器的磁电阻集成芯片1包括例如四个芯片单元，即第一芯片单元121、第二芯片单元122、第三芯片单元123和第四芯片单元124，如图6所示。第一芯片单元121、第二芯片单元122、第三芯片单元123和第四芯片单元124的结构都相同，且都为多层膜结构。

以第一芯片单元121为例介绍本实施例的磁电阻集成芯片的每一个芯片单元的膜层结构。如图7所示，第一芯片单元121包括第一软磁层1211、补偿导线层1212、第二软磁层1213、第三软磁层1214和磁电阻元件1215。第二软磁层1213、第三软磁层1214和磁电阻元件1215设于基片1216上。磁电阻元件1215位于第二软磁层1213与第三软磁层1214之间的间隙内，且磁电阻元件1215的厚度小于第二软磁层1213和第三软磁层1214的厚度。补偿导线层1212设于第二软磁层1213和第三软磁层1214上。第一软磁层1211设于补偿导线层1212上。第一软磁层1211在垂直于基片1216的平面内呈“U”字形，且第一软磁层1211的开口端朝向补偿导线层1212、第二软磁层1213和第三软磁层1214。第一软磁层1211、补偿导线层1212、第二软磁层1213、第三软磁层1214和磁电阻元件1215彼此之间的间隙设有绝缘层（图中未示出），该绝缘层的形状与第一软磁层1211、补偿导线层1212、第二软磁层1213、第三软磁层1214和磁电阻元件1215的形状匹配。第二软磁层1213和第三软磁层1214在平行于基片1216的平面内呈矩形或者梯形。在本实施例中，第二软磁层1213和第三软磁层1214在平行于基片1216的平面内呈例如矩形，如图6所示。磁电阻元件1215为TMR元件、GMR元件或AMR元件。在本实施例中，磁电阻元件1215为例如GMR元件，磁电阻元件1215包括至少一个GMR。当磁电阻元件1215中包括多个GMR时，该多个GMR串联和/或并联。在本实施例中，磁电阻元件1215包括例如两个串联的GMR（图中未示出）。

第二芯片单元122、第三芯片单元123和第四芯片单元124的结构与第一芯片单元121的结构完全相同。

如图6所示，第二芯片单元122、第三芯片单元123和第四芯片单元124的补偿导线层与第一芯片单元121的补偿导线层1212是一体形成的，即第一芯片单元121的补偿导线层1212也是第二芯片单元122、第三芯片单元123和第四芯片单元124的补偿导线层。补偿导线层1212在平行于基片1216的平面内呈“U”字形。第一芯片单元121、第二芯片单元122、第三芯片单元123和第四芯片单元124沿补偿导线层1212走向的排布方式如图6所示。

第一芯片单元121、第二芯片单元122、第三芯片单元123和第四芯片单元124中的磁电阻元件各自作为一个桥臂电连接构成一个电桥。

使用时，使待测电流从待测电流导线5中流过，通过测试电阻3两端的电压即可获得待测电流的大小。

实施例3

本实施例提供的电流传感器与实施例1的电流传感器的结构相同。

本实施例提供的用于电流传感器的磁电阻集成芯片1包括例如四个芯片单元，即第一芯片单元131、第二芯片单元132、第三芯片单元133和第四芯片单元134，如图8所示。第一芯片单元131、第二芯片单元132、第三芯片单元133和第四芯片单元134的结构都相同，且都为多层膜结构。

以第一芯片单元131为例介绍本实施例的磁电阻集成芯片的每一个芯片单元的膜层结构。如图9所示，第一芯片单元131包括软磁层1311、补偿导线层1312和磁电阻元件1313。软磁层1311包括第一底软磁层13111、第二底软磁层13112、顶软磁层13113、第一连接层13114和第二连接层13115。第一底软磁层13111和第二底软磁层13112设于基片1314上，且第一底软磁层13111与第二底软磁层13112之间设有间隙。第一底软磁层13111通过第一连接层13114与顶软磁层13113连接；第二底软磁层13112通过第二连接层13115与顶软磁层13113连接。软磁层1311在垂直于基片的平面内呈带缺口的环形。磁电阻元件1313设于第一底软磁层13111与第二底软磁层13112之间的间隙内，且磁电阻元件1313的厚度小于第一底软磁层13111和第二底软磁层13112的厚度。补偿导线层1312设于第一底软磁层13111和第二底软磁层13112上。顶软磁层13112设于补偿导线层1312上。软磁层1311、补偿导线层1312和磁电阻元件1313彼此之间的间隙设有绝缘层（图中未示出），该绝缘层的形状与软磁层1311、补偿导线层1312和磁电阻元件1313的形状匹配。第一底软磁层13111和第二底软磁层13112在平行于基片1314的平面内呈矩形或梯形。在本实施例中，第一底软磁层13111和第二底软磁层13112在平行于基片1314的平面内呈例如矩形。磁电阻元件1313为TMR元件、GMR元件或AMR元件。在本实施例中，磁电阻元件1313为例如AMR元件，磁电阻元件1313包括至少一个AMR。当磁电阻元件1313中包括多个AMR时，该多个AMR串联和/或并联。在本实施例中，磁电阻元件1313包括例如两个并联的AMR（图中未示出）。

第二芯片单元132、第三芯片单元133和第四芯片单元134的结构与第一芯片单元131的结构完全相同。

如图8所示，第二芯片单元132、第三芯片单元133和第四芯片单元134的补偿导线层与第一芯片单元131的补偿导线层1312是一体形成的，即第一芯片单元131的补偿导线层1312也是第二芯片单元132、第三芯片单元133和第四芯片单元134的补偿导线层。补偿导线层1312在平行于基片1314的平面内呈“U”字形。第一芯片单元131、第二芯片单元132、第三芯片单元133和第四芯片单元134沿补偿导线层1312走向的排布方式如图8所示。

第一芯片单元131、第二芯片单元132、第三芯片单元133和第四芯片单元134中的磁电阻元件各自作为一个桥臂电连接构成一个电桥。

使用时，使待测电流从待测电流导线5中流过，通过测试电阻3两端的电压即可获得待测电流的大小。

实施例4

本实施例提供的电流传感器与实施例1的电流传感器的结构相同。

如图10所示，本实施例提供的电流传感器的磁电阻集成芯1片包括例如八个芯片单元，即第一芯片单元141、第二芯片单元142、第三芯片单元143、第四芯片单元144、第五芯片单元145、第六芯片单元146、第七芯片单元147、第八芯片单元148。本实施例的电流传感器的磁电阻集成芯片1的芯片单元采用实施例1、实施例2或实施例3的电流传感器的磁电阻集成芯片的芯片单元。磁电阻集成芯片1的八个芯片单元的磁电阻元件相同。在本实施例中，磁电阻集成芯片1的每一个芯片单元包括例如三个串联的TMR（图中未示出）。磁电阻集成芯片1的八个芯片单元的磁电阻元件连接构成一个电桥。磁电阻集成芯片1的任意两个芯片单元的磁电阻元件串联和/或并联构成所述电桥的一个桥臂。在本实施例中，第一芯片单元141和第三芯片单元143的磁电阻元件串联构成所述电桥的例如第一桥臂；第五芯片单元145和第七芯片单元147串联构成所述电桥的例如第二桥臂；第二芯片单元142和第四芯片单元144串联构成所述电桥的例如第三桥臂，第六芯片单元146和第八芯片单元148串联构成所述电桥的例如第四桥臂。

使用时，使待测电流从待测电流导线5中流过，通过测试电阻3两端的电压即可获得待测电流的大小。

由于不再需要铁心和线圈，所述电流传感器的尺寸由厘米量级缩小为毫米量级，同时其制作成本明显降低。由于所述电流传感器的磁电阻集成芯片采用多层膜结构，磁电阻集成芯片中相同的层采用相同的材料和工艺一次镀膜制备形成，产品的一致性较好。所述电流传感器的磁电阻集成芯片采用电桥结构，因此所述电流传感器对外磁场的抗干扰能力明显增强。

应当理解，以上借助优选实施例对本实用新型的技术方案进行的详细说明是示意性的而非限制性的。本领域的普通技术人员在阅读本实用新型说明书的基础上可以对各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的精神和范围。

Claims (10)

1.电流传感器，其特征在于，该电流传感器包括磁电阻集成芯片、运算放大器、电阻、印刷线路板和U形的待测电流导线； 

所述磁电阻集成芯片、所述运算放大器和所述电阻固定于所述印刷线路板的一侧，所述待测电流导线固定于所述印刷线路板的另一侧，且所述磁电阻集成芯片与所述待测电流导线的中心位置相对； 

所述磁电阻集成芯片的由芯片单元的磁电阻元件构成的电桥的输出端与所述运算放大器的输入端连接，所述磁电阻集成芯片的补偿导线层的一个自由端与所述运算放大器的输出端连接，所述磁电阻集成芯片的补偿导线层的另一个自由端与所述电阻的一端连接，所述电阻的另一端接地； 

所述磁电阻集成芯片包括4N个结构相同的芯片单元，N=1,2,3,4…，每一个所述芯片单元为多层膜结构，每一个所述芯片单元包括补偿导线层、磁电阻元件和至少一个软磁层；所述补偿导线层、所述磁电阻元件和所述软磁层彼此之间的间隙设有绝缘层，所述绝缘层的形状与所述补偿导线层、所述磁电阻元件和所述软磁层的形状匹配；所述4N个芯片单元的补偿导线层是一体形成的，该补偿导线层在平行于基片的平面内呈“U”字形；所述4N个芯片单元的磁电阻元件相同，所述4N个芯片单元的磁电阻元件连接构成一个电桥。 

2.根据权利要求1所述的电流传感器，其特征在于，所述至少一个软磁层为第一软磁层、第二软磁层和第三软磁层，所述第二软磁层、所述第三软磁层和所述磁电阻元件设于基片上，所述磁电阻元件设于所述第二软磁层与所述第三软磁层之间的间隙内，所述磁电阻元件的厚度小于所述第二软磁层和所述第三软磁层的厚度，所述补偿导线层设于所述第二软磁层和所述第三软磁层上，所述第一软磁层设于补偿导线层上。 

3.根据权利要求2所述的电流传感器，其特征在于，所述第二软磁层和第三软磁层在平行于基片的平面内呈矩形。 

4.根据权利要求2所述的电流传感器，其特征在于，所述第二软磁层和第三软磁层在平行于基片的平面内呈梯形，且第二软磁层和第三软磁层的较 短的边靠近磁电阻元件。 

5.根据权利要求2所述的电流传感器，其特征在于，所述第一软磁层在垂直于基片的平面内呈“U”字形，且所述第一软磁层的开口端朝向所述补偿导线层、所述第二软磁层和所述第三软磁层。 

6.根据权利要求1所述的电流传感器，其特征在于，所述软磁层包括第一底软磁层、第二底软磁层、顶软磁层、第一连接层和第二连接层； 

所述第一底软磁层和所述第二底软磁层设于基片上，且所述第一底软磁层与第二底软磁层之间设有间隙，所述第一底软磁层通过所述第一连接层与所述顶软磁层连接，所述第二底软磁层通过所述第二连接层与所述顶软磁层连接，所述软磁层在垂直于基片的平面内呈带缺口的环形； 

所述磁电阻元件设于所述第一底软磁层与所述第二底软磁层之间的间隙内，且所述磁电阻元件的厚度小于所述第一底软磁层和所述第二底软磁层的厚度； 

所述补偿导线层设于所述第一底软磁层和所述第二底软磁层上，所述顶软磁层设于所述补偿导线层上。 

7.根据权利要求6所述的电流传感器，其特征在于，所述第一底软磁层和所述第二底软磁层在平行于基片的平面内呈矩形。 

8.根据权利要求6所述的电流传感器，其特征在于，所述第一底软磁层和所述第二底软磁层在平行于基片的平面内呈梯形，且所述第一底软磁层和所述第二底软磁层的较短的边靠近所述磁电阻元件。 

9.根据权利要求1所述的电流传感器，其特征在于，当N≥2时，所述磁电阻集成芯片的任意N个芯片单元的磁电阻元件串联和/或并联构成所述电桥的一个桥臂。 

10.根据权利要求1-9任意一项所述的电流传感器，其特征在于，所述磁电阻元件为TMR元件、GMR元件或AMR元件。 

Images