CN202939596U - 一种基于双fpga的高可靠计算机的数据比较装置 - Google Patents

一种基于双fpga的高可靠计算机的数据比较装置 Download PDF

Info

Publication number
CN202939596U
CN202939596U CN 201220706685 CN201220706685U CN202939596U CN 202939596 U CN202939596 U CN 202939596U CN 201220706685 CN201220706685 CN 201220706685 CN 201220706685 U CN201220706685 U CN 201220706685U CN 202939596 U CN202939596 U CN 202939596U
Authority
CN
China
Prior art keywords
fpga
relay
dynamic circuit
data
control module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 201220706685
Other languages
English (en)
Inventor
岳世锋
王东尧
叶剑波
魏勇
祝君冬
张新
江宏
李菲
严海颖
姚晓晨
林旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BEIJING CONTROL TECHNOLOGY Co Ltd
Original Assignee
BEIJING CONTROL TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BEIJING CONTROL TECHNOLOGY Co Ltd filed Critical BEIJING CONTROL TECHNOLOGY Co Ltd
Priority to CN 201220706685 priority Critical patent/CN202939596U/zh
Application granted granted Critical
Publication of CN202939596U publication Critical patent/CN202939596U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Hardware Redundancy (AREA)

Abstract

本实用新型一种基于双FPGA的高可靠计算机的数据比较装置,包括总线收发器、继电器充放电控制单元、继电器以及具有比较单元的FPGA各两个,还安装有一个动态电路;其中,两个总线收发器分别用于两个FPGA与两个CPU单元间的通讯,将两个CPU处理后的数据发送均发送到两个FPGA内;两个FPGA内的比较单元分别对所在FPGA中存储的两个CPU处理后的数据进行比对;若比对结果正确则向动态电路发送反相方波信号,则动态电路通过两个继电器充放电控制单元控制两个继电器中的一个开启,另一个关闭;若比对结果错误,则向动态电路发送错误信号,则动态电路通过两个继电器充放电控制单元控制两个继电器均关闭。本实用新型的优点为:有效降低系统的复杂度、且提高了系统的可靠性。

Description

一种基于双FPGA的高可靠计算机的数据比较装置
技术领域
本实用新型涉及高可靠计算机系统领域,具体来说,是一种基于双FPGA的高可靠计算机的数据比较装置。
背景技术
目前可靠性最高的计算机系统是二乘二取二系统,具有两对(四台)计算机,互为热备份,当一对计算机出现故障或出现错误时,则切换到另一对计算机继续工作。每对(两台)计算机负责处理相同任务,彼此互相进行数据校验,保证两台计算机相同任务得到的计算数据相同,如不同则视如故障。
为了避免单点故障发生,高可靠计算机系统中各装置均是相同的两个,而且执行相同任务。两对计算机之间,以及每对中两台计算机之间,需要数据交换,传统方法一般采用网络通讯的方式交换数据,网络采用双网形式以避免单点故障,因此系统规模较大,结构复杂,不易小型化,而且手工安装、连接,质量不能得到保证。
实用新型内容
为了解决上述问题,本实用新型提供一种基于双FPGA的高可靠计算机的数据比较装置,实现高可靠系统中每对计算机之间的双网通讯、双数据比较功能。
本实用新型基于双FPGA的高可靠计算机的数据比较装置,包括总线收发器、继电器充放电控制单元、继电器以及具有比较单元的FPGA各两个,还安装有一个动态电路;其中,两个总线收发器与外部两个CPU单元相连;并均连接两个FPGA;两个FPGA中的比较单元均与动态电路相连;动态电路连接两个继电器充放电控制单元;两个继电器充放电控制单元分别连接一个继电器。
本实用新型的优点在于:
1、本实用新型数据比较装置将传统的高可靠双机系统的通讯网络、数据比对设备、数据输出设备合并,在一单一电路板上实现,简化了双机系统结构设计,易于批量生产加工,易于保证产品质量,不但降低系统的复杂度、降低了生产成本,而且提高了系统的可靠性;
2、本实用新型数据比较装置应用到双机架构的高可靠计算机系统中,可实现双机间的信号比对,保证输出信号的正确性,实现系统的高可靠性。
附图说明
图1是本实用新型数据比较装置整体结构框图。
图中:
101-第一总线收发器    102-第二总线收发器    201-第一继电器充   202-第二继电器充
                                            放电控制单元       放电控制单元
301-第一继电器        302-第二继电器        401-第一FPGA       402-第二FPGA
5-动态电路
具体实施方式
下面将结合附图和实施例对本实用新型作进一步的详细说明。
本实用新型数据比较装置,包括总线收发器、继电器充放电控制单元、继电器以及具有比较单元的FPGA各两个,还安装有一个动态电路。为便于说明,令两个总线收发器分别为第一总线收发器101、第二总线收发器102;两个继电器充放电控制单元分别为第一继电器充放电控制单元201、第二继电器充放电控制单元202;两个继电器分别为第一继电器301、第二继电器302;两个FPAG分别为第一FPGA401、第二FPGA402;
上述第一总线收发器101与第二总线收发器102与外部两个负责同时计算处理相同任务的CPU单元(计算机)相连;且第一总线收发器101连接第一FPGA401与第二FPGA402;第二总线收发器102连接第一FPGA401与第二FPGA402;令与第一总线收发器101和第二总线收发器102相连的CPU单元分别为第一CPU单元与第二CPU单元;由此,第一CPU单元计算处理后的数据通过第一总线收发器101发送到第一FPGA401与第二FPGA402中进行存储;第二CPU单元计算处理后的数据通过第二总线收发器102发送到第一FPGA401与第二FPGA402种进行存储。
第一FPGA401与第二FPGA402内的比较单元均与动态电路5相连,并由外部发送的比较信号触发;其中,第一FPGA401中的比较单元用来对第一FPGA401内存储的第一CPU单元与第二CPU单元计算处理后的数据进行比对;第二FPGA402中的比较单元用来对第二FPGA402内存储的第一CPU单元与第二CPU单元计算处理后的数据进行比对;若第一FPGA401与第二FPGA402内的比较单元比对结果均相符合,则由第一FPGA401与第二FPGA402中的比较单元分别向动态电路5输出反相的方波信号;若第一FPGA401与第二FPGA402内的比较单元中的一个比对结果不相符合,或两个比对结果均不相符合,则由第一FPGA401与第二FPGA402中的比较单元均向动态电路5发送错误信号。
所述动态电路5连接第一继电器充放电控制单元201与第二继电器充放电控制单元202;第一继电器充放电控制单元201与第二继电器充放电控制单元202分别连接第一继电器301与第二继电器302;第一继电器301与第二继电器302均与外部被控设备相连。由此,当动态电路5接收到两个正确的反向的方波信号时,则向第一继电器充放电控制单元201与第二继电器充放电控制单元202分别发送开启信号与关闭信号,从而通过第一继电器充放电控制单元201与第二继电器充放电控制单元202分别控制第一继电器301开启、第二继电器302关闭,由此使第一CPU单元计算处理后的数据通过继电器发送到被控设备中。当动态电路5接受到一个或两个错误信号时,则向第一继电器充放电控制单元201与第二继电器充放电控制单元202均发送关闭信号,从而通过第一继电器充放电控制单元201与第二继电器充放电控制单元202分别控制第一继电器301与第二继电器302关闭;由此使第一CPU单元与第二CPU单元计算处理后的数据均不向被控设备发送。此时可切换至另一对高可靠双机系统。

Claims (1)

1.一种基于双FPGA的高可靠计算机的数据比较装置,其特征在于:包括总线收发器、继电器充放电控制单元、继电器以及具有比较单元的FPGA各两个,还安装有一个动态电路;其中,两个总线收发器与外部两个CPU单元相连;并均连接两个FPGA;两个FPGA中的比较单元均与动态电路相连;动态电路连接两个继电器充放电控制单元;两个继电器充放电控制单元分别连接一个继电器。
CN 201220706685 2012-12-19 2012-12-19 一种基于双fpga的高可靠计算机的数据比较装置 Expired - Fee Related CN202939596U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201220706685 CN202939596U (zh) 2012-12-19 2012-12-19 一种基于双fpga的高可靠计算机的数据比较装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201220706685 CN202939596U (zh) 2012-12-19 2012-12-19 一种基于双fpga的高可靠计算机的数据比较装置

Publications (1)

Publication Number Publication Date
CN202939596U true CN202939596U (zh) 2013-05-15

Family

ID=48323824

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201220706685 Expired - Fee Related CN202939596U (zh) 2012-12-19 2012-12-19 一种基于双fpga的高可靠计算机的数据比较装置

Country Status (1)

Country Link
CN (1) CN202939596U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103020005A (zh) * 2012-12-19 2013-04-03 北京康拓科技有限公司 一种用于高可靠系统的数据通讯、比较方法与装置
CN110597483A (zh) * 2019-09-06 2019-12-20 中国科学院近代物理研究所 一种用于fpga比较器的全二进制数据高速比较方法及系统

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103020005A (zh) * 2012-12-19 2013-04-03 北京康拓科技有限公司 一种用于高可靠系统的数据通讯、比较方法与装置
CN110597483A (zh) * 2019-09-06 2019-12-20 中国科学院近代物理研究所 一种用于fpga比较器的全二进制数据高速比较方法及系统

Similar Documents

Publication Publication Date Title
CN103455005B (zh) 一种控制器冗余及切换方法
CN101910972B (zh) 主装置用接口装置、附属装置用接口装置、主装置、附属装置、通信系统、以及接口电压切换方法
CN101931580B (zh) Arinc 659背板数据总线接口芯片片上系统
CN201909961U (zh) 一种冗余控制系统
CN102984059B (zh) 千兆以太网冗余网卡及其链路切换条件判定结果控制方法
CN103377083A (zh) 用于运行冗余的自动化系统的方法
CN106647613A (zh) 一种基于mac的plc双机冗余方法及系统
CN109634171B (zh) 双核双锁步二取二架构及其安全平台
CN103176870B (zh) 一种多模式信息交互的冗余安全计算机平台
CN110095978A (zh) 一种2乘2取2系统及其安全诊断方法
CN104268037A (zh) 热冗余联锁子系统及其主备切换方法
CN108259227A (zh) 一种双机热备联锁系统的数据同步方法
CN106254097A (zh) 一种基于第三方判定的ats系统双机仲裁系统及方法
CN104468210B (zh) 一种快速主备倒换控制方法
CN105681131B (zh) 主备系统及其并行输出方法
US10317885B2 (en) Safety circuit, back-up safety circuit and industrial robot safety control system
CN202939596U (zh) 一种基于双fpga的高可靠计算机的数据比较装置
CN110413456A (zh) 三冗余数据逐级表决系统及方法
CN103001867A (zh) 一种主备双机热备份系统及方法
CN203338127U (zh) 用于agv的双冗余控制系统
CN109684257B (zh) 一种远程内存扩展管理系统
CN205121280U (zh) 一种多探头高精度星敏感器冗余配置系统
CN103020005A (zh) 一种用于高可靠系统的数据通讯、比较方法与装置
CN103793300A (zh) 一种双机热备系统中快速主备切换装置和主备切换方法
CN109306875A (zh) 一种汽轮机deh双控制器同步热备冗余切换装置及方法

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130515

Termination date: 20181219