CN202856608U - 用于功率驱动的电路 - Google Patents

Abstract

本实用新型涉及用于功率驱动的电路。公开了一种驱动电路，包括第一晶体管，其在耦合至负载的第一中间节点处与第二晶体管串联耦合。放大器具有驱动第二晶体管的控制端子的输出。放大器包括耦合至第二中间节点的第一输入以及耦合至参考电压的第二输入。反馈电路耦合在第一中间节点与第二中间节点之间。斜率控制电路耦合至第二中间节点。斜率控制电路将选定的电流值注入第二中间节点，该电流操作以通过设置第一中间节点处的电压改变的斜率来控制放大器的输出。

Description

用于功率驱动的电路

技术领域

本实用新型总体上涉及功率驱动器电路及其操作，并且具体地，涉及用于控制功率驱动器的输出电压斜率的装置。 

背景技术

参考图1，其示出了功率驱动器电路100的电路图。电路100包括高侧驱动器102和低侧驱动器104。高侧驱动器102的输出耦合至负载108的高侧节点106。低侧驱动器104的输出耦合至负载108的低侧节点110。在图1的示例性实现中，负载108是AMOLED类型的显示面板，并且高侧节点106和低侧节点110是用于该显示面板的供电节点(Va和Vb)。然而将会理解，负载108可以包括从高侧和低侧二者驱动的任何适当负载。 

高侧驱动器102包括一对串联连接的晶体管120和122。晶体管120和122是通过其源-漏路径串联耦合的n沟道MOSFET类型。将会理解，可以代之以使用其他类型的晶体管，对n沟道MOSFET器件的参考仅仅是示例性的优选实现。可以代之以使用p沟道MOSFET、n沟道和p沟道MOSFET的组合、双极器件和/或IGFET类型器件。 

晶体管120包括耦合至第一供电节点124的传导(漏)端子以及耦合至高侧节点106的传导(源)端子。晶体管120的控制(栅)端子耦合至第一控制节点126。晶体管122包括耦合至高侧节点106的传导(漏)端子以及耦合至第二供电节点128的传导(源)端子。晶体管122的控制(栅)端子耦合至第二控制节点130。 

低侧驱动器104包括一对串联连接的晶体管140和142。晶体管140和142是通过其源-漏路径串联耦合的n沟道MOSFET类型。将 会理解，可以代之以使用其他类型的晶体管，对n沟道MOSFET器件的参考仅是示例性的优选实现。可以代之以使用p沟道MOSFET、n沟道和p沟道MOSFET的组合、双极器件和/或IGFET类型器件。 

晶体管140包括耦合至第三供电节点144的传导(漏)端子以及耦合至低侧节点110的传导(源)端子。晶体管140的控制(栅)端子耦合至第三控制节点146。晶体管142包括耦合至低侧节点110的传导(漏)端子以及耦合至第四供电节点148的传导(源)端子。晶体管142的控制(栅)端子耦合至第四控制节点150。 

第一供电节点和第三供电节点124和144优选地被耦合以接收高供电电压(例如，Vdd1和Vdd2)。这些例如可以是不同的高供电电压或相同的高供电电压，这取决于电路应用。 

第二供电节点和第四供电节点128和148优选地被耦合以接收低供电电压。这些例如可以是不同的低供电电压或相同的低供电电压(例如，地)，这取决于电路应用。 

现在参考图2，其示出高侧节点106(电压信号Va)和低侧节点110处的电压信号(电压信号Vb)的电压波形。这些波形针对图1的示例性实现，其中负载108是AMOLED类型的显示面板。然而将会理解，具有相似形状和定时的高和低侧波形可以用于其他类型的负载。 

在与重置显示面板108(AMOLED类型的)相关联的时间段中，通过分别向晶体管120、122、140和142的第一、第二、第三和第四控制节点126、130、146和150应用适当的控制信令来控制高侧驱动器102和低侧驱动器104，以下拉由参考标号160指示的高侧节点106的电压(电压信号Va)。当高侧节点106处的电压(电压信号Va)返回高时，重置时间段结束。在与初始下拉高侧节点106处的电压相关联的第一时间段t1期间，控制向下的电压斜率是重要的。特别地，需要以这样的方式来控制斜率：确保在功率驱动操作期间不引入电压/电流尖峰。 

在与显示面板负载108(AMOLED类型)中的发光相关联的时 间段期间，通过分别向晶体管120、122、140和142的第一、第二、第三和第四控制节点126、130、146和150应用适当的控制信令来控制高侧驱动器102和低侧驱动器104，以下拉由参考标号162指示的低侧节点110处的电压(电压信号Vb)。当低侧节点110处的电压(电压信号Vb)返回高时，发光时间段结束。在与初始下拉低侧节点110处的电压相关联的第二时间段t2期间，控制向下的电压斜率是重要的。特别地，需要以这样的方式来控制斜率：确保在功率驱动操作期间不引入电压/电流尖峰。 

实用新型内容

在一方面，提供一种用于功率驱动的电路，包括：驱动电路，包括第一晶体管，其在被配置用于耦合至负载的第一中间节点处与第二晶体管串联耦合；耦合在第一中间节点与第二中间节点之间的电容；放大器，具有耦合至第二中间节点的第一输入、耦合至参考电压的第二输入以及耦合至第二晶体管的控制端子的输出；以及电流源，配置用于向所述第二中间节点提供具有可选值的电流。 

根据某些实施例，上述电路还包括箝位电路，配置用于将所述第二中间节点处的电压箝制为等于所述参考电压的值。 

根据某些实施例，上述电路还包括耦合至所述电流源的可变电阻器，其中由所述电流源提供的所述电流的值由所述可变电阻器的值选择。 

根据某些实施例，上述电路还包括耦合至所述第二晶体管的所述控制端子的提升电路，所述提升电路配置用于感测所述第二晶体管的所述控制端子上的电压，并且在所感测的电压升高到第一阈值电压的情况下将所述控制端子的电压提升到高供电电压。 

根据某些实施例，上述电路还包括耦合至所述第二晶体管的所述控制端子的下拉电路，所述下拉电路配置用于感测所述第二晶体管的所述控制端子上的电压，并且在所感测的电压降低到第二阈值电压的情况下将所述控制端子的电压下拉到低供电电压。 

根据某些实施例，上述电路还包括耦合至所述第二中间节点的滤波电路。 

根据某些实施例，滤波电路包括耦合在所述第二中间节点与低供电电压节点之间的串联连接的电阻器和电容器。 

根据某些实施例，上述电路还包括耦合至所述第二晶体管的所述控制端子的驱动器电路，所述驱动器电路操作用于响应于使能信号而将所述控制端子上的电压控制为等于供电电压。 

根据某些实施例，所述驱动器电路包括耦合至所述第二晶体管的所述控制端子的提升晶体管以及耦合至所述第二晶体管的所述控制端子的下拉晶体管，所述驱动器电路操作用于响应于所述使能信号而激活所述提升晶体管和下拉晶体管中的一个，并且解激活所述提升晶体管和下拉晶体管中的另一个。 

根据某些实施例，上述电路还包括耦合至所述第二晶体管的所述控制端子的驱动器电路，所述驱动器电路包括：耦合至所述第二晶体管的所述控制端子的提升电路；耦合至所述第二晶体管的所述控制端子的下拉电路；第一电压感测电路，配置用于感测所述第二晶体管的所述控制端子上的电压升高到第一阈值并且激活所述提升电路；以及第二电压感测电路，配置用于感测所述第二晶体管的所述控制端子上的电压降低到第二阈值并且激活所述下拉电路。 

根据某些实施例，所述驱动器电路操作用于响应于使能信号而控制输出信号从所述第一电压感测电路和第二电压感测电路分别向所述提升电路和下拉电路的传递。 

根据某些实施例，所述驱动器电路包括逻辑电路，其响应于所述使能信号并且操作用于控制所述输出信号的传递。 

根据某些实施例，所述负载包括AMOLED类型的显示面板。 

根据某些实施例，所述驱动电路是被配置用于驱动第一中间节点处的所述负载的低侧驱动电路或高侧驱动电路之一。 

在另一方面，提供一种用于功率驱动的电路，包括：驱动电路，包括第一晶体管，其在被配置用于耦合至负载的第一中间节点处与 第二晶体管串联耦合；放大器，具有耦合至第二中间节点的第一输入、耦合至参考电压的第二输入以及耦合至第二晶体管的控制端子的输出；耦合在第一中间节点与第二中间节点之间的反馈电路；以及斜率控制电路，与第二中间节点耦合，并且配置用于通过设置针对第一中间节点处的电压的改变的斜率来控制放大器的输出。 

根据某些实施例，所述反馈电路包括耦合在所述第一中间节点与所述第二中间节点之间的电容器。 

根据某些实施例，所述斜率控制电路包括可变电流源，其具有配置用于选择来自所述可变电流源的电流输出的值的控制输入以及对所述第二中间节点的输入。 

根据某些实施例，上述电路还包括连接至所述可变电流源的所述控制输入的可变阻抗。 

根据某些实施例，上述电路还包括箝位电路，配置用于将所述第二中间节点处的电压箝制为等于所述参考电压的值。 

根据某些实施例，上述电路还包括耦合至所述第二晶体管的所述控制端子的提升电路，所述提升电路配置用于感测所述第二晶体管的所述控制端子上的电压，以及在所感测的电压升高到第一阈值电压的情况下将所述控制端子的电压提升到高供电电压。 

根据某些实施例，上述电路还包括耦合至所述第二晶体管的所述控制端子的下拉电路，所述下拉电路配置用于感测所述第二晶体管的所述控制端子上的电压，以及在所感测的电压降低到第二阈值电压的情况下将所述控制端子的电压下拉到低供电电压。 

根据某些实施例，上述电路还包括耦合至所述第二中间节点的滤波电路。 

根据某些实施例，上述电路还包括耦合至所述第二晶体管的所述控制端子的驱动器电路，所述驱动器电路包括：耦合至所述第二晶体管的所述控制端子的提升电路；耦合至所述第二晶体管的所述控制端子的下拉电路；第一电压感测电路，配置用于感测所述第二晶体管的所述控制端子上的电压升高到第一阈值并且激活所述提升 电路；以及第二电压感测电路，配置用于感测所述第二晶体管的所述控制端子上的电压降低到第二阈值并且激活所述下拉电路。 

结合附图，根据对实施例的下列详细说明，本公开的上述和其他特征和优点将变得更加明显。详细的说明和图仅用于说明本公开，而不是限制如所附权利要求及其等效定义的本实用新型的范围。 

附图说明

在未必按比例绘制的附图中通过示例的方式示出了实施例，其中相同标号表示相似的部分，其中： 

图1是功率驱动器电路的电路框图； 

图2所示为在图1中电路的高侧节点和低侧节点处的电压信号的电压波形； 

图3是控制电路的一个实施例的框图； 

图4是图3的控制电路中的驱动器电路的电路框图； 

图5是图3的控制电路中的箝位电路(clamp circuit)的电路框图； 

图6A和图6B分别是图3-图4中所示的电路在提升和下拉期间的操作的时序图； 

图7是图3的控制电路中的OTA电路的电路框图； 

图8所示为对于可变电流的不同值在斜率控制模式期间的受控电压的不同斜率。 

具体实施方式

现在参见图3，其示出控制电路200的实施例的图。电路200包括高侧驱动器202和低侧驱动器204。高侧驱动器202的输出耦合至负载208的高侧节点(ELVDD)206。低侧驱动器204的输出耦合至负载208的低侧节点(ELVSS)210。在图3的示例性实施例中，负载208是AMOLED类型的显示面板，其包括若干二极管270，每个二极管在高侧节点(ELVDD)206与低侧节点(ELVSS)210之间与 控制晶体管272串联耦合。然而将会理解，负载208可以包括从高侧和低侧驱动的任何适当负载。 

高侧驱动器202包括一对串联连接的晶体管220和222。晶体管220是p沟道MOSFET类型，晶体管222是n沟道MOSFET类型。这些晶体管通过其源-漏路径串联耦合。将会理解，可以代之以使用其他类型的晶体管，对p沟道和n沟道MOSFET器件的参考仅仅是示例性的优选实现。可以备选地使用p沟道MOSFET、n沟道MOSFET、双极器件和/或IGFET类型器件。 

晶体管220包括耦合至第一供电节点224的传导(源)端子以及耦合至高侧节点206的传导(漏)端子。晶体管220的控制(栅)端子耦合至第一控制节点226(PG1)。晶体管222包括耦合至高侧节点206的传导(漏)端子以及耦合至第二供电节点228的传导(源)端子。晶体管222的控制(栅)端子耦合至第二控制节点230(NG1)。 

低侧驱动器204包括一对串联连接的晶体管240和242。晶体管240是p沟道MOSFET类型，晶体管242是n沟道MOSFET类型。这些晶体管通过其源-漏路径串联耦合。将会理解，可以代之以使用其他类型的晶体管，对p沟道和n沟道MOSFET器件的引用仅仅是示例性的优选实现。可以备选地使用p沟道MOSFET、n沟道MOSFET、双极器件和/或IGFET类型器件。 

晶体管240包括耦合至第三供电节点244的传导(源)端子以及耦合至低侧节点210的传导(漏)端子。晶体管240的控制(栅)端子耦合至第三控制节点246(PG2)。晶体管242包括耦合至低侧节点210的传导(漏)端子以及耦合至第四供电节点248的传导(源)端子。晶体管242的控制(栅)端子耦合至第四控制节点250(NG2)。 

第一供电节点224和第三供电节点244优选地被耦合以接收高供电电压。这些例如可以是不同的高供电电压或相同的高供电电压，这取决于电路应用。 

第二供电节点228和第四供电节点248优选地被耦合以接收低供电电压。这些例如可以是不同的低供电电压或相同的低供电电压 (例如，地)，这取决于电路应用。 

电路200还包括运算跨导放大器(Operational TransconductanceAmplifier，OTA)电路268(见图7中的示例性电路图)。OTA电路268的输出耦合至晶体管242的第四控制节点250(NG2)。OTA电路268的负输入端子耦合至提供参考电压Vref的电压源272。OTA电路268的正输入端子耦合至第一中间节点276。反馈电容280耦合在第一中间节点276与低侧节点210之间。 

电路200还包括驱动器电路260，其耦合在OTA电路268的输出处，用以辅助驱动晶体管242的第四控制节点250(NG2)。驱动器电路260是需要的，因为OTA电路268具有有限的输出驱动能力和有限的输出电压范围。驱动器电路260操作以便在OTA电路268必须将其输出驱动为高于Vdd-Vth时将第四控制节点250提升到Vdd。驱动器电路还操作以用于在OTA电路268必须将其输出驱动为低于Vth时将输出下拉到地。驱动器电路260的操作被控制以实现时滞(dead-time)功能。 

现在参见图4，其示出了驱动器电路260的电路图。驱动器电路260在OTA电路268的输出耦合至第四控制节点250。驱动器电路包括耦合在参考电压节点(在此例中包括Vdd节点)与第四控制节点250之间的提升电路300，以及耦合在第四控制节点250与参考电压节点(在此例中包括地节点)之间的下拉电路302。提升电路300包括p沟道类型的功率MOSFET晶体管306，其传导(源)节点耦合至Vdd节点，并且其传导(漏)节点耦合至第四控制节点250。下拉电路302包括n沟道类型的功率MOSFET晶体管308，其传导(源)节点耦合至地节点，并且其传导(漏)节点耦合至第四控制节点250。晶体管306和308的控制(栅)端子由逻辑电路312驱动，该逻辑电路312被配置用于确保在任何给定的时刻晶体管306和308中仅一个被接通。逻辑电路312接收第一使能信号EN，其启用对驱动器电路260的固定输出状态的设置(例如，通过在系统电源开/关期间或在检测到系统错误时设置晶体管306和308的开/关状态)， 并且还接收第二使能信号EN_Control，其启用具有电压斜率控制的控制输出操作的操作(例如，用以控制图2所示的波形的斜率)。 

虽然图4中示出MOSFET器件，但是将会理解，其他类型的晶体管也可用于提升或下拉功能。 

驱动器电路260还包括第一电压感测电路320和第二电压感测电路322。 

第一电压感测电路320操作以用于感测OTA电路268的输出处高于第一阈值的电压。响应于这种检测，第一电压感测电路320产生第一输出信号，该第一输出信号被应用于逻辑电路312的第一控制输入，并且从其通过以控制栅端子处的功率MOSFET晶体管306的接通。由此，响应于第一电压感测电路320检测到OTA电路268的输出处的电压高于第一阈值，提升电路300被启动。被启动的提升电路300中的功率MOSFET晶体管306形成了OTA电路268的输出处的第四控制节点250与Vdd参考电压供应节点之间的低阻抗路径。 

第一电压感测电路320包括串联耦合在OTA电路268的输出与参考电压节点(在此例中包括Vdd节点)之间的电阻器R1和电容器C1。p沟道类型的MOSFET晶体管T1具有耦合至电阻器R1与电容器C1之间的串联连接端子的控制(栅)端子。晶体管T1的传导(源)端子耦合至Vdd节点，并且传导(漏)端子耦合至第一电压感测电路320的输出。电流源I1耦合在第一电压感测电路320的输出与参考电压供应节点(在此例中包括地节点)之间。第一电压感测电路320的输出产生被应用于逻辑电路312的第一控制输入的第一输出信号。 

第二电压感测电路322操作以用于感测OTA电路268的输出处的小于第二阈值的电压。响应于这种检测，第二电压感测电路322产生第二输出信号，该第二输出信号被应用于逻辑电路312的第二控制输入，并且从其通过以控制栅端子处的功率MOSFET晶体管308的接通。由此，响应于第二电压感测电路322检测到OTA电路268 的输出处的电压小于第二阈值，下拉电路302被启动。被启动的下拉电路302中的功率MOSFET晶体管308形成OTA电路268的输出处的第四控制节点250与地参考电压供应节点之间的低阻抗路径。 

第二电压感测电路322包括串联耦合在OTA电路268的输出与参考电压节点(在此例中包括地节点)之间的电阻器R2和电容器C2。n沟道类型的MOSFET晶体管T2具有耦合至电阻器R2和电容器C2之间的串联连接端子的控制(栅)端子。晶体管T2的传导(源)端子耦合至地节点，并且传导(漏)端子耦合至第一电压感测电路320的输出。电流源I2耦合在第二电压感测电路322的输出与参考电压供应节点(在此例中包括Vdd节点)之间。第二电压感测电路322的输出产生被应用于逻辑电路312的第二控制输入的第二输出信号。 

逻辑电路312包括第一反相器340，其具有耦合至第一电压感测电路320的输出的输入。与(AND)门342具有耦合至第一反相器340的输出的第一输入以及耦合至时滞控制电路344的第一输出的第二输入。第一或非(NOR)门346具有耦合至与门342的输出的第一输入以及被耦合以接收第一使能信号EN的第二输入。一对缓冲反相器348和350被耦合在第一或非门346的输出与用于提升电路300的功率MOSFET晶体管306的栅端子之间。与非(NAND)门352具有耦合至第二电压感测电路322的输出的第一输入，以及耦合至时滞控制电路344的第二输出的第二输入。第二或非门356具有耦合至与非门352的输出的第一输入以及被耦合以接收第一使能信号EN的第二输入。一对缓冲反相器358和360被耦合在第二或非门356的输出与用于下拉电路302的功率MOSFET晶体管308的栅端子之间。时滞控制电路344包括接收第二使能信号EN_Control的输入，该第二使能信号EN_Control允许电路在斜率控制模式中操作。时滞控制电路344操作以用于确保晶体管306和308不会被同时接通。用于实现此功能的逻辑电路是本领域中公知的。电路产生具有非重叠特性的输出信号，在第一信号(应用于晶体管306的栅342) 的激活状态与第二信号(应用于晶体管308的栅352)的激活状态之间具有预定的时滞。 

现在再次参见图3。电路200还包括串联耦合在第一中间节点276与参考电压供应节点(在此例中包括接收低供电电压(地)的第二和第四供应节点228和248)之间的电阻器284和电容器288。箝位电路292也耦合在第一中间节点276与参考电压供应节点(224/228)之间。可变电流源294被耦合以向第一中间节点276提供固定的电流。可变电流源具有控制端子输入。电流源294输出的固定电流的值由连接到控制端子输入的可变阻抗的值设置。可变阻抗可以由可变控制电阻器298提供或者备选地由晶体管提供。阻抗的值可以根据应用需求而调整。改变控制输入处的阻抗值(例如使用可变控制电阻器298)将改变来自电流源294的电流输出的值，并且这将直接影响用于驱动晶体管242的第四控制节点250(NG2)的电压斜率。在斜率控制阶段，来自电流源294的可变电流输出(Iadj)等于中间节点276处的电流(I276)，并且中间节点276处的电压(V276)等于来自电压源272的电压输出(Vref)。负载208的低侧节点210(ELVSS)的电压改变(ΔV210)由以下公式设置： 

ΔV210＝(Iadj×Δt)/C280 

其中Δt是时间的改变，C280是反馈电容280的电容。因此，当来自电流源294的可变电流输出的值改变时，负载208的低侧节点210(ELVSS)处将存在对应的斜率改变(电压随时间的改变的比率)。参见图2，这意味着Va和Vb波形的斜率可以在参考标号160和162处被控制。 

箝位电路操作以用于将第一中间节点276的电压箝制在参考电压的一定范围中。例如，电压被箝制在2V的参考电压加/减0.2V的范围电压。图5示出箝位电路292的示例的电路图。箝位电路292的益处是当驱动器电路260被启用时加速电路200操作。此操作是需要的，因为来自电流源294的充电电流较小，因此在长时间斜率控制期间，通过电容器380的反馈环路要花费很长时间来建立用于 第一中间节点276的操作电压点。利用箝位电路292来设置用于第一中间节点276的操作电压点的贡献，电路200性能将显著提高。 

虽未特别示出，但是第一使能信号和第二使能信号还可应用于OTA电路268的控制操作，以便利用电路200控制静态功耗。 

本领域技术人员将会认识到，图3的电路包括2个不确定的寄生电容。第一寄生电容由电容器402示意性地表示为晶体管242的栅电容。第二寄生电容由电容器404示意性地表示为负载208的等效电容(在示例中这是AMOLED类型的显示面板的面板等效电容)。串联耦合在第一中间节点276与参考电压节点228/248之间的电阻器284和电容器288定义了反馈环中的滤波电路，其引入主导极(dominant pole)以补偿寄生电容(402和404)中的一个或两个所引入的寄生极。 

现在参见图6A，其示出了图3-图4所示的电路在提升期间的操作的时序图。当第二使能信号EN_Control不活跃(逻辑低)并且晶体管242的第四控制节点250(NG2)为低(即，地)时，晶体管240接通，晶体管242关断，并且ELVSS节点210处的电压等于供电节点244处的电压。箝位电路292将第一中间节点276处的电压设置为参考电压减去范围电压。在时间t1，第二使能信号EN_Control转变为活跃(逻辑高)，从而启用斜率控制模式的操作。在OTA电路268的影响下，第一中间节点276处的电压升高到参考电压，并且晶体管242的第四控制节点250(NG2)处的电压也开始升高。在时间t2，晶体管242的第四控制节点250(NG2)处的OTA电路输出电压升高到足以超过晶体管242的阈值电压，并且斜率控制时段开始。晶体管242开始导电，并且OTA电路268控制晶体管242的第四控制节点250(NG2)处的电压的提高，这使节点210(ELVSS)处的电压产生相应变化，其中变化率(斜率)由电流源294提供给第一中间节点276的电流量(电流量由可变电阻298的值设置)来控制。在时间t3，ELVSS节点210处的电压到达地电压，并且斜率控制时段结束。箝位电路292将第一中间节点276处的电压设置为 参考电压加上范围电压，并且晶体管242的第四控制节点250(NG2)处的电压持续升高。在时间t4，晶体管242的第四控制节点250(NG2)处的电压超过第一阈值(由第一电压感测电路320感测)，并且提升电路300被启动以形成从第四控制节点250到Vdd的通过已启动晶体管306的低阻抗路径。 

图8所示为对于来自电流源294(Iadj)的可变电流输出的不同值，ELVSS节点210处的电压在斜率控制模式期间的不同斜率。 

现在参见图6B，其示出了图3-图4所示的电路在下拉期间的操作的时序图。箝位电路292将第一中间节点276处的电压设置为参考电压加上范围电压。在时间t1，第二使能信号EN_Control转变为活跃(逻辑高)以启用操作。第一中间节点276处的电压降低到并且经过参考电压。在时间t2，晶体管242的第四控制节点250(NG2)处的OTA电路输出电压开始降低，并且晶体管242开始关断。在时间t3，晶体管242的第四控制节点250(NG2)处的电压降低到小于第二阈值(由第二电压感测电路322感测)，并且下拉电路302被启动以形成从第四控制节点250到地的经过已启动晶体管308的低阻抗路径。 

虽然图示了针对控制晶体管242的操作，然而将会理解，图3-图5的电路也结合控制晶体管222的操作而使用。 

通过对本实用新型的示例性实施例的完整和提供信息的示例性的和非限制的示例已提供了上述说明。但是，根据上述说明，结合附图和所附权利要求，各种修改和适应对相关领域技术人员可以变得明显。但是，本实用新型的教导的所有这些和类似的修改仍将落在如所附权利要求所限定的本实用新型的范围中。 

Claims (23)

1.一种用于功率驱动的电路，其特征在于，所述电路包括：

驱动电路，包括第一晶体管，所述第一晶体管在被配置为耦合至负载的第一中间节点处与第二晶体管串联耦合；

耦合在所述第一中间节点与第二中间节点之间的电容；

放大器，具有耦合至所述第二中间节点的第一输入、耦合至参考电压的第二输入以及耦合至所述第二晶体管的控制端子的输出；以及

电流源，配置用于向所述第二中间节点提供具有可选值的电流。

2.根据权利要求1所述的电路，其特征在于，还包括箝位电路，配置用于将所述第二中间节点处的电压箝制为等于所述参考电压的值。

3.根据权利要求1所述的电路，其特征在于，还包括耦合至所述电流源的可变电阻器，其中由所述电流源提供的所述电流的值由所述可变电阻器的值选择。

4.根据权利要求1所述的电路，其特征在于，还包括耦合至所述第二晶体管的所述控制端子的提升电路，所述提升电路配置用于感测所述第二晶体管的所述控制端子上的电压，并且在所感测的电压升高到第一阈值电压的情况下将所述控制端子的电压提升到高供电电压。

5.根据权利要求1所述的电路，其特征在于，还包括耦合至所述第二晶体管的所述控制端子的下拉电路，所述下拉电路配置用于感测所述第二晶体管的所述控制端子上的电压，并且在所感测的电压降低到第二阈值电压的情况下将所述控制端子的电压下拉到低供电电压。

6.根据权利要求1所述的电路，其特征在于，还包括耦合至所述第二中间节点的滤波电路。

7.根据权利要求6所述的电路，其特征在于，滤波电路包括耦合在所述第二中间节点与低供电电压节点之间的串联连接的电阻器和电容器。

8.根据权利要求7所述的电路，其特征在于，还包括耦合至所述第二晶体管的所述控制端子的驱动器电路，所述驱动器电路操作用于响应于使能信号而将所述控制端子上的电压控制为等于供电电压。

9.根据权利要求8所述的电路，其特征在于，所述驱动器电路包括耦合至所述第二晶体管的所述控制端子的提升晶体管以及耦合至所述第二晶体管的所述控制端子的下拉晶体管，所述驱动器电路操作用于响应于所述使能信号而激活所述提升晶体管和下拉晶体管中的一个，并且解激活所述提升晶体管和下拉晶体管中的另一个。

10.根据权利要求1所述的电路，其特征在于，还包括耦合至所述第二晶体管的所述控制端子的驱动器电路，所述驱动器电路包括：

耦合至所述第二晶体管的所述控制端子的提升电路；

耦合至所述第二晶体管的所述控制端子的下拉电路；

第一电压感测电路，配置用于感测所述第二晶体管的所述控制端子上的电压升高到第一阈值并且激活所述提升电路；以及

第二电压感测电路，配置用于感测所述第二晶体管的所述控制端子上的电压降低到第二阈值并且激活所述下拉电路。

11.根据权利要求10所述的电路，其特征在于，所述驱动器电路操作用于响应于使能信号而控制输出信号从所述第一电压感测电路和第二电压感测电路分别向所述提升电路和下拉电路的传递。

12.根据权利要求11所述的电路，其特征在于，所述驱动器电路包括逻辑电路，其响应于所述使能信号并且操作用于控制所述输出信号的传递。

13.根据权利要求1所述的电路，其特征在于，所述负载包括AMOLED类型的显示面板。

14.根据权利要求1所述的电路，其特征在于，所述驱动电路是被配置用于驱动第一中间节点处的所述负载的低侧驱动电路或高侧驱动电路之一。

15.一种用于功率驱动的电路，其特征在于，所述电路包括：

驱动电路，包括第一晶体管，所述第一晶体管在被配置为耦合至负载的第一中间节点处与第二晶体管串联耦合；

放大器，具有耦合至第二中间节点的第一输入、耦合至参考电压的第二输入以及耦合至所述第二晶体管的控制端子的输出；

反馈电路，耦合在所述第一中间节点与所述第二中间节点之间；以及

斜率控制电路，耦合至所述第二中间节点，并且配置用于通过设置所述第一中间节点处的电压变化的斜率来控制所述放大器的所述输出。

16.根据权利要求15所述的电路，其特征在于，所述反馈电路包括耦合在所述第一中间节点与所述第二中间节点之间的电容器。

17.根据权利要求15所述的电路，其特征在于，所述斜率控制电路包括可变电流源，其具有配置用于选择来自所述可变电流源的电流输出的值的控制输入以及对所述第二中间节点的输入。

18.根据权利要求17所述的电路，其特征在于，还包括连接至所述可变电流源的所述控制输入的可变阻抗。

19.根据权利要求15所述的电路，其特征在于，还包括箝位电路，配置用于将所述第二中间节点处的电压箝制为等于所述参考电压的值。

20.根据权利要求15所述的电路，其特征在于，还包括耦合至所述第二晶体管的所述控制端子的提升电路，所述提升电路配置用于感测所述第二晶体管的所述控制端子上的电压，以及在所感测的电压升高到第一阈值电压的情况下将所述控制端子的电压提升到高供电电压。

21.根据权利要求15所述的电路，其特征在于，还包括耦合至所述第二晶体管的所述控制端子的下拉电路，所述下拉电路配置用于感测所述第二晶体管的所述控制端子上的电压，以及在所感测的电压降低到第二阈值电压的情况下将所述控制端子的电压下拉到低供电电压。

22.根据权利要求15所述的电路，其特征在于，还包括耦合至所述第二中间节点的滤波电路。

23.根据权利要求15所述的电路，其特征在于，还包括耦合至所述第二晶体管的所述控制端子的驱动器电路，所述驱动器电路包括：

耦合至所述第二晶体管的所述控制端子的提升电路；

耦合至所述第二晶体管的所述控制端子的下拉电路；

第一电压感测电路，配置用于感测所述第二晶体管的所述控制端子上的电压升高到第一阈值并且激活所述提升电路；以及

第二电压感测电路，配置用于感测所述第二晶体管的所述控制端子上的电压降低到第二阈值并且激活所述下拉电路。

Images