CN202838968U

CN202838968U - 设备及其sd卡控制电路

Info

Publication number: CN202838968U
Application number: CN 201220402701
Authority: CN
Inventors: 李奎星
Original assignee: Hisense Broadband Multimedia Technology Co Ltd
Current assignee: Hisense Broadband Multimedia Technology Co Ltd
Priority date: 2012-08-14
Filing date: 2012-08-14
Publication date: 2013-03-27
Anticipated expiration: 2022-08-14

Abstract

本实用新型公开了一种设备及其SD卡控制电路，所述电路包括：CPU和SD卡；其中，所述CPU通过SD卡接口与所述SD卡相连，用以通过所述SD卡接口控制所述SD卡；所述SD卡接口中的部分引脚为ECC检测复用引脚；所述CPU通过通用IO引脚与ECC指示电路相连，所述CPU用以根据所述通用IO引脚上的电平确定启动程序所在位置，根据确定的位置获取、运行所述启动程序进行启动。由于利用CPU的SDIO接口直接控制SD卡，利用其它通用IO引脚模拟ECC检测引脚的功能实现ECC检测；从而既可以保证CPU的正常启动，又可以不采用SD卡控制芯片进行SD卡控制，达到节约电路成本、节约电路空间的目的。

Description

设备及其SD卡控制电路

技术领域

本实用新型涉及存储技术，尤其涉及一种设备及其SD卡控制电路。

背景技术

SD卡（Secure Digital Memory Card，安全数码卡）是一种基于半导体快闪记忆器的新一代记忆设备，它被广泛地于便携式装置上使用，例如数码相机、个人数码助理（PDA）和多媒体播放器等。目前，SD卡多用于MP3随身听、数码摄像机、数码相机、手机等，也有用于笔记本电脑上。

SD卡一般支持三种传输模式：一种为SPI（Serial Peripheral Interface，串行外设接口）模式（独立序列输入和序列输出）；另一种为1位SD模式（独立指令和数据通道，独有的传输格式）；再一种为4位SD模式（支持四位宽的数据并行传输）。

低速卡通常采用SPI和1位SD传输模式；高速卡支持0～100兆比特/秒数据传输率，则采用4位SD传输模式。大容量的SD卡一般都是高速卡，采用4位SD传输模式。

对于大容量的SD卡的控制方式，通常如图1所示，CPU（Central ProcessingUnit，中央处理器）通过USB（Universal Serial Bus，通用串行总线）接口与SD卡控制芯片通信，SD卡控制芯片进行接口转换，采用4位SD传输模式与SD卡相连；CPU通过SD卡控制芯片来实现控制SD卡的读写。然而，该方法由于需要采用SD卡控制芯片，导致设备的电路成本会比较高，而且需要占用更多的电路空间。

实用新型内容

本实用新型实施例提供了一种设备及其SD卡控制电路，用以节约控制SD卡的电路成本、节约电路空间。

根据本实用新型的一个方面，提供了一种SD卡控制电路，包括：CPU和SD卡；

其中，所述CPU通过SD卡接口与所述SD卡相连，用以通过所述SD卡接口控制所述SD卡；所述SD卡接口中的部分引脚为ECC检测复用引脚；

所述CPU通过通用IO引脚与ECC指示电路相连，所述CPU用以根据所述通用IO引脚上的电平确定启动程序所在位置，根据确定的位置获取、运行所述启动程序进行启动。

其中，所述SD卡接口具体包括4个数据线引脚、1个时钟引脚、1个指令引脚。

所述与ECC指示电路相连的通用IO引脚的个数为2或3。

所述CPU根据所述通用IO引脚上的电平确定启动程序所在位置具体为：

所述CPU根据检测的各与ECC指示电路相连的通用IO引脚上的电平，确定所述启动程序所在位置为所述CPU片内，或者所述启动程序所在位置为所述CPU片外的存储器之一。

较佳地，所述CPU还通过其它通用IO引脚与SD卡上电控制电路相连，用以控制所述SD卡的上电。

根据本实用新型的另一个方面，还提供了一种设备，包括：CPU和SD卡；

其中，所述CPU根据所述通用IO引脚上的电平确定启动程序所在位置具体为：

本实用新型实施例的技术方案中，由于利用CPU的SDIO接口直接控制SD卡，利用其它通用IO引脚模拟ECC检测引脚的功能实现ECC检测；从而既可以保证CPU的正常启动，又可以不采用SD卡控制芯片进行SD卡控制，达到节约电路成本、节约电路空间的目的。

附图说明

图1为现有技术的大容量的SD卡的控制方式示意图；

图2为本实用新型实施例的SD卡控制电路示意图；

图3为本实用新型实施例的SD卡控制电路中的ECC指示电路的电路图；

图4为本实用新型实施例的SD卡控制电路中的SD卡上电控制电路的电路图；

图5为本实用新型实施例的SD卡控制方法流程图。

具体实施方式

为使本实用新型的目的、技术方案及优点更加清楚明白，以下参照附图并举出优选实施例，对本实用新型进一步详细说明。然而，需要说明的是，说明书中列出的许多细节仅仅是为了使读者对本实用新型的一个或多个方面有一个透彻的理解，即便没有这些特定的细节也可以实现本实用新型的这些方面。

本申请使用的“模块”、“系统”等术语旨在包括与计算机相关的实体，例如但不限于硬件、固件、软硬件组合、软件或者执行中的软件。例如，模块可以是，但并不仅限于：处理器上运行的进程、处理器、对象、可执行程序、执行的线程、程序和/或计算机。举例来说，计算设备上运行的应用程序和此计算设备都可以是模块。一个或多个模块可以位于执行中的一个进程和/或线程内。

本实用新型的发明人注意到，有的CPU本身就具有连接大容量SD卡的接口，即SDIO接口；然而，这些SDIO接口的引脚中有部分引脚为复用引脚，复用于ECC（Error checking and correction，差错校验纠正）检测。如果利用这些SDIO引脚与SD卡连接，CPU就可以直接控制SD卡，而不需要通过SD卡控制芯片进行SD卡控制；但是，其中复用于ECC检测的引脚就无法进行ECC检测；CPU无法正常启动。

基于上述分析，本实用新型的发明人考虑到采用CPU的其它引脚来模拟ECC检测引脚的功能，也就是说，利用其它通用IO引脚（通用输入输出引脚）实现ECC检测，利用SDIO引脚实现SD卡控制；从而既可以保证CPU的正常启动，又可以不采用SD卡控制芯片进行SD卡控制。

下面结合附图详细说明本实用新型实施例的技术方案。本实用新型实施例的设备中的SD卡控制电路，如图2所示，其中包括：CPU201、SD卡202、ECC指示电路203。

其中，CPU201的SDIO接口（或称SD卡接口）包括6个引脚；其中，4个引脚为数据线引脚SD_CDATA(0-3)，1个引脚为时钟线引脚SD_CCLK_OUT，1个引脚为指令线引脚SD_CCMD。

在CPU201的SD卡接口中，部分引脚为ECC检测复用引脚；也就是说，SD卡接口中的部分引脚为复用引脚，既可以作为SDIO接口的引脚，又可以作为ECC检测的引脚。在现有技术中，通常将这些复用引脚与ECC指示电路相连，将其作为ECC检测的引脚，从而无法使用这些引脚来连接SD卡。

在本实用新型实施例的技术方案中，CPU201的SDIO接口与SD卡202相连，CPU201可以通过该SD卡接口直接控制SD卡202，实现对SD卡202的读写操作等，而不必通过SD卡控制芯片来控制SD卡202，节约了设备的电路成本，也节约了设备的电路空间。

由于，可用于ECC检测的复用引脚被用作于SDIO接口，因此，无法使用这些ECC检测复用引脚进行ECC检测；由此，本实用新型实施例的技术方案中，CPU201通过通用IO引脚（GPIO引脚，或称通用输入输出引脚）与ECC指示电路203相连，CPU201根据所述通用IO引脚上的电平确定启动程序所在位置，根据确定的位置获取、运行所述启动程序进行启动。

具体地，与ECC指示电路203相连的通用IO引脚的个数可以是1个、2个、3个，甚至多于3个，本领域技术人员可以根据实际情况，视CPU201所连接的存储器件的多少而定。一般而言，与ECC指示电路203相连的通用IO引脚的个数为3个就足够了。

CPU201根据检测的各与ECC指示电路203相连的通用IO引脚上的电平，确定启动程序所在位置为所述CPU片内，或者启动程序所在位置为所述CPU片外的存储器之一。例如，假设与ECC指示电路203相连的3个通用IO引脚分别为ECC0、ECC1、ECC2；若预先设定了：当ECC0、ECC1、ECC2的电平分别为0、0、0时，表示启动程序所在位置为所述CPU片内；当ECC0、ECC1、ECC2的电平分别为0、0、1时，表示启动程序所在位置为第一存储器件T-FLASH；当ECC0、ECC1、ECC2的电平分别为0、1、0时，表示启动程序所在位置为第二存储器件NAND FLASH；当ECC0、ECC1、ECC2的电平分别为1、0、0时，表示启动程序所在位置为第三存储器件EEPROM。

那么，如果CPU201检测到ECC0、ECC1、ECC2的电平分别为0、0、0时，则CPU201从片内读取、运行启动程序，进行启动；如果CPU201检测到ECC0、ECC1、ECC2的电平分别为0、0、1时，则CPU201从第一存储器件T-FLASH中读取启动程序并运行，进行启动；如果CPU201检测到ECC0、ECC1、ECC2的电平分别为0、1、0时，则CPU201从第二存储器件NANDFLASH中读取启动程序并运行，进行启动。

ECC指示电路203用以设置与其相连的通用IO引脚上的电平；也就是说，通过ECC指示电路203，用户可以方便地设置与ECC指示电路203相连的CPU通用IO引脚上的电平。ECC指示电路203可采用现有技术中常用的ECC指示电路。一种具体的ECC指示电路203，如图3所示。从图3可以看出，用户可以通过设置R1、R2、R3的跳线，来控制ECC0、ECC1、ECC2的电平。例如，若用户设置了R1的跳线，则R1被短路，ECC0的电平被拉高为电源电平；若用户断开R1的跳线，则ECC0的电平变低。

进一步，本实用新型实施例的SD卡控制电路中还可以包括：SD卡上电控制电路204。

CPU201通过其它通用IO引脚与SD卡上电控制电路204相连，用以通过SD卡上电控制电路204控制SD卡202的上电。SD卡上电控制电路204可采用现有技术中常用的SD卡上电控制电路。一种具体的SD卡上电控制电路，如图4所示。从图4可以看出，CPU201通过其它通用IO引脚与SD卡上电控制电路204中的三极管的基极相连（其间连接有电阻），控制三极管的通断；三极管的集电极通过电阻与MOS管的栅极相连；在三极管导通时，MOS（Metal Oxide Semiconductor，金属氧化物半导体）管也导通，从而SD卡的电源端与设备的电源相导通，SD卡上电；在三极管断开时，MOS管也断开，从而SD卡的电源端与设备的电源断开，SD卡断电。

上述的SD卡控制电路进行SD卡控制的方法流程，如图5所示，包括如下步骤：

S501：CPU201读取、运行引导程序。

S502：引导程序检测与ECC指示电路203相连的通用IO引脚上的电平，并根据检测的电平确定启动程序所在位置。

具体地，与ECC指示电路203相连的通用IO引脚的个数可以是1个、2个、3个，甚至多于3个；引导程序根据检测的各与ECC指示电路203相连的通用IO引脚上的电平，确定所述启动程序所在位置为所述CPU片内，或者所述启动程序所在位置为所述CPU片外的存储器之一。

S503：引导程序根据确定的位置获取所述启动程序并运行，CPU201开始启动。

若确定所述启动程序所在位置为所述CPU片内，则引导程序运行CPU片内的启动程序，CPU201开始启动；

若确定所述启动程序所在位置为CPU片外的某个存储器件，则引导程序从该存储器件中读取启动程序并运行，CPU201开始启动。

S504：在CPU201启动后，即启动程序运行后，CPU通过与SD卡上电控制电路204相连的通用IO引脚，控制所述SD卡202的上电。

S505：CPU201通过SD卡接口控制SD卡202，实现SD卡202的读写操作等。

在SD卡202上电后，CPU201可以通过SD卡接口控制SD卡202，实现SD卡202的读写操作等。

本领域普通技术人员可以理解实现上述实施例方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序可以存储于一计算机可读取存储介质中，如：ROM/RAM、磁碟、光盘等。

以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。

Claims

1.一种SD卡控制电路，包括：CPU和SD卡；

2.如权利要求1所述的电路，其特征在于，所述SD卡接口具体包括4个数据线引脚、1个时钟引脚、1个指令引脚。

3.如权利要求2所述的电路，其特征在于，所述与ECC指示电路相连的通用IO引脚的个数为2或3。

4.如权利要求3所述的电路，其特征在于，所述CPU根据所述通用IO引脚上的电平确定启动程序所在位置具体为：

5.如权利要求1-4任一所述的电路，其特征在于，所述CPU还通过其它通用IO引脚与SD卡上电控制电路相连，用以控制所述SD卡的上电。

6.一种设备，包括：CPU和SD卡；

7.如权利要求6所述的设备，其特征在于，所述SD卡接口具体包括4个数据线引脚、1个时钟引脚、1个指令引脚。

8.如权利要求7所述的设备，其特征在于，所述与ECC指示电路相连的通用IO引脚的个数为2或3。

9.如权利要求8所述的设备，其特征在于，所述CPU根据所述通用IO引脚上的电平确定启动程序所在位置具体为：

10.如权利要求6-9任一所述的设备，其特征在于，所述CPU还通过其它通用IO引脚与SD卡上电控制电路相连，用以控制所述SD卡的上电。