CN202486223U - 基于fpga控制的全自动spd热稳仪 - Google Patents

Abstract

一种基于FPGA控制的全自动SPD热稳仪，包括过流保护器、交流接触器、变频电源、测控系统、升压变压器、量程选择开关、采样电阻、分压电容，测控系统由上位机、温度采集器、FPGA、AD变换器、外部时钟和DA变换器组成，是一个基于FPGA的系统，FPGA包括硬件逻辑模块、SPI模块、PIO模块、UART模块、数据存储模块、PLL模块和NIOS II处理器。利用上位机系统软件，实现测试流程输入，升降压按钮操作及波形显示、参数计算等功能；应用FPGA作为下位机处理器实现对热稳定测试流程的控制，为热稳定测试提供按照流程变化的恒定交流电流，同时可监测SPD的电压、电流及温度，并根据采集的数据和脱离器动作情况自动判断试品是否合格，大大提高了热稳定测试的效率，有较高的应用价值。

Description

基于FPGA控制的全自动SPD热稳仪

技术领域

本实用新型涉及的是一种电涌保护器（以下简称为SPD）热稳定性试验的测试装置，具体是一种基于FPGA控制的全自动SPD热稳仪。 

背景技术

随着对防雷工程质量要求的提高，电涌保护器（SPD）的质量和安全问题越来越受重视。SPD在使用过程中既要起到良好的防雷作用，又要避免因自身质量问题带来火灾危害。将SPD并接在电源线路中，当电源电压出现波动或长时间过压时，就会有较大的泄漏电流流过SPD模块，产生相当高的热量，甚至冒烟起火并可能蔓延，引发电源系统瘫痪或火灾等严重事故。热稳定性测试便是模拟SPD在泄漏电流增大情况下的热稳定性能的试验，国内外的一些测试实践表明有些产品能够通过冲击测试，但却很难通过热稳定测试，因此SPD的热稳定性试验是非常关键的测试项目。 

根据国标的规定，SPD热稳定测试的试验电流需从2mA的工频电流开始，每次增加2mA或上次数值的5%，每次通电应达到热平衡（在10分钟内温度变化小于2K）。然后按照SPD的脱离器动作情况、SPD表面温度或燃烧痕迹、部件弹出现象等判断其是否合格，因此是很费时的。 

经过对现有热稳定测试技术的检索发现，目前国内现有的热稳仪虽然能为试验提供标准规定的电流，但设备均为手动操作控制，在合格判定中易受人为因素影响，且存在测试效率低，电流稳定性不够，判断的客观性差等问题。 

实用新型内容

本实用新型针对现有技术存在的上述不足，提供一种基于FPGA控制的全自动SPD热稳仪。利用VB语言开发的上位机系统软件，实现测试流程输入、升降压按钮操作及波形显示、参数计算等功能；应用FPGA作为下位机处理器实现对热稳定测试流程的控制。所述的基于FPGA控制的全自动SPD热稳仪可为热稳定测试提供按照测试流程自动变化的恒定交流电流，同时可监测SPD的电压、电流及温度，并 根据采集的数据自动判定试品是否合格，具有较高的精度和效率。 

本实用新型是通过以下技术方案实现的。 

一种基于FPGA控制的全自动SPD热稳仪，其特点在于，其构成包括：第一过流保护器、第二过流保护器，第一交流接触器、第二交流接触器，变频电源，测控系统，升压变压器，第三交流接触器，电阻，电流表，电压表，第一量程选择开关、第二量程选择开关、第三量程选择开关，第一采样电阻、第二采样电阻、第三采样电阻，第一分压电容、第二分压电容和热电偶，所述的测控系统由上位机、温度采集器、FPGA、AD变换器、外部时钟和DA变换器组成，是一个基于FPGA的系统，所述的FPGA包括硬件逻辑模块、SPI模块、PIO模块、UART模块、数据存储模块、PLL模块和NIOS II处理器，FPGA实现数据采集、数据存储、数据处理和变频电源M1输出电压的调控，上述元部件的连接关系如下： 

所述的第一过流保护器经第一交流接触器、所述的第二过流保护器经第二交流接触器分别与所述的变频电源的输入端相连，该变频电源的两个输出端与所述的升压变压器的原边相连，该升压变压器副边的一端接地，副边的另一端经第三交流接触器和电阻接待测的SPD的一端，该待测的SPD的另一端接所述的电流表的一端，该电流表的另一端接所述的第一量程选择开关、第二量程选择开关和第三量程选择开关的公共节点，所述的第一量程选择开关、第二量程选择开关和第三量程选择开关的另一端分别与所述的第一采样电阻、第二采样电阻、第三采样电阻的一端依次相连，所述的第一采样电阻、第二采样电阻、第三采样电阻的另一端接地；在所述的电阻与所述的待测的SPD的节点和地之间连接由第一分压电容和第二分压电容组成的电容分压器，在所述的第一分压电容和第二分压电容的连接点与地之间连接所述的电压表；所述的温度的热电偶贴在待测的SPD的表面，该热电偶的输出端经导线与所述的测控系统的温度采集器相连；所述的电流表和所述的选择开关的公共节点与所述的测控系统的AD变换器相连；所述的测控系统的DA变换器接所述的变频电源的控制端。 

所述的FPGA通过AD变换器连接到量程选择开关的公共端，所述的SPI模块通过DA变换器与所述的变频电源的电压控制端口相连，用于调节变频电源的输出；所述的PIO模块连接到量程选择开关的开合控制端，控制试验电流测量的量程；上位机通过FPGA的UART模块与FPGA实现通信，采用串行方式完成人机交互；温 度采集器通过热电偶D采集SPD试品表面的温度，并通过自带的通信接口将温度数据传输到上位机；外部时钟为有源晶振，产生的时钟信号进入FPGA后经内部的PLL锁相环分频，供AD变换器使用。 

利用上述的基于FPGA控制的全自动SPD热稳仪对SPD热稳定性测试的方法，包括下列步骤： 

①将待测的SPD试品接在所述的电阻与第一分压电容的节点和所述的电流表之间，将所述的热电偶贴在待测的SPD试品表面； 

②启动测试后，测控系统的上位机将整定的试验电流值输入到FPGA中，测控系统通过AD变换器采集采样电阻上的电压值，FPGA通过该电压值和采样电阻求出电流的实测值，所述的电流表显示出流过SPD试品的实际电流值（用于指示）； 

③测控系统的核心部件FPGA将所述的实测值与整定值进行比较，同时运用过采样和软件滤波技术对电流波形数据进行处理，通过DA变换器向所述的变频电源的控制端口输出控制信号，使回路电流达到整定值； 

④所述的热电偶将采集到的SPD试品温度通过温度采集器输入上位机，上位机再与标准规定的温度对比； 

⑤根据试品的电压、流过的电流和脱离器动作情况对SPD试品进行判： 

SPD试品持续通过每一档试验电流等级时，都必须达到热平衡或者脱离器动作：所述的热平衡是指SPD试品表面的温度在试验期间10分钟内，温度的变化小于2K，且SPD试品的表面温升应始终低于120K，否则SPD试品为不合格产品； 

脱离器动作后5分钟，SPD试品表面温度不应超过周围环境温度80K，若不满足，则SPD试品为不合格产品； 

SPD试品的脱离器动作后，对SPD试品施加2Uc的工频电压，持续1分钟，其中Uc为最大连续运行电压，通过SPD试品的泄漏电流，即所述的电流表显示的电流应≤0.5mA，否则SPD试品不合格。 

附图说明

图1是本实用新型基于FPGA控制的全自动SPD热稳仪电路图。 

图2是热稳定自动测试实现流程图。 

其中，图2（a）是FPGA执行的流程；图2（b）是上位机执行的流程。 

具体实施方式

下面结合实施例和附图对本实用新型作进一步说明，本实施例在以本实用新型技术方案为前提下进行实施，给出了详细的实施方式和具体的操作过程，但本实用新型的保护范围不限于下述的实施例。 

先请参阅图1，图1是本实用新型基于FPGA控制的全自动SPD热稳仪电路图。由图可见，本实用新型基于FPGA控制的全自动SPD热稳仪，其构成包括：第一过流保护器F1、第二过流保护器F2，第一交流接触器K1、第二交流接触器K2，变频电源M1，测控系统M2，升压变压器T1，第三交流接触器K3，电阻R1，电流表A，电压表V，第一量程选择开关K4、第二量程选择开关K5、第三量程选择开关K6，第一采样电阻R2、第二采样电阻R3、第三采样电阻R4，第一分压电容C1、第二分压电容C2和热电偶D，所述的测控系统M2由上位机、温度采集器、FPGA、AD变换器、外部时钟和DA变换器组成，是一个基于FPGA的系统，所述的FPGA包括硬件逻辑模块、SPI模块、PIO模块、UART模块、数据存储模块、PLL模块和NIOSII处理器，FPGA实现数据采集、数据存储、数据处理和变频电源M1输出电压的调控，上述元部件的连接关系如下： 

所述的第一过流保护器F1经第一交流接触器K1、所述的第二过流保护器F2经第二交流接触器K2分别与所述的变频电源M1的输入端相连，所述的变频电源M1的两个输出端与所述的升压变压器T1的原边相连，该升压变压器T1副边的一端接地，副边的另一端经第三交流接触器K3和电阻R1接待测的SPD的一端，该待测的SPD的另一端接所述的电流表A的一端，该电流表A的另一端接所述的第一量程选择开关K4、第二量程选择开关K5和第三量程选择开关K6的公共节点，所述的第一量程选择开关K4、第二量程选择开关K5和第三量程选择开关K6的另一端分别与所述的第一采样电阻R2、第二采样电阻R3、第三采样电阻R4的一端依次相连，所述的第一采样电阻R2、第二采样电阻R3、第三采样电阻R4的另一端接地；在所述的电阻R1与所述的待测的SPD的节点和地之间连接由第一分压电容C1和第二分压电容C2组成的电容分压器，在所述的第一分压电容C1和第二分压电容C2的连接点与地之间连接所述的电压表V；所述的温度的热电偶D贴在待测的SPD表面，该热电偶D的输出端经导线与所述的测控系统M2的温度采集器相连；所述的电流表A和所述的选择开关的公共节点与所述的测控系统M2的AD变换器相连；所述 的测控系统M2的DA变换器接所述的变频电源M1的控制端。 

所述的FPGA通过AD变换器连接到量程选择开关的公共端，所述的SPI模块通过DA变换器与所述的变频电源M1的电压控制端口相连，用于调节变频电源的输出；所述的PIO模块连接到量程选择开关K4、K5、K6的开合控制端，控制试验电流测量的量程；上位机通过FPGA的UART模块与FPGA实现通信，采用串行方式完成人机交互；温度采集器通过热电偶D采集SPD试品表面的温度，并通过自带的通信接口将温度数据传输到上位机；外部时钟为有源晶振，产生的时钟信号进入FPGA后经内部的PLL锁相环分频，供AD变换器使用。 

利用所述的基于FPGA控制的全自动SPD热稳仪对SPD热稳定性测试的方法，特征在于包括下列步骤： 

①将待测的SPD试品接在所述的电阻R1与第一分压电容C1的节点和所述的电流表A之间，将所述的热电偶D贴在待测的SPD试品表面； 

②启动测试后，测控系统M2中的上位机将整定的试验电流值输入到FPGA中，测控系统M2通过AD变换器采集采样电阻上的电压值，FPGA通过该电压值和采样电阻求出电流的实测值，所述的电流表A显示出流过SPD试品的实际电流值（用于指示）； 

③测控系统M2的核心部件FPGA将所述的实测值与整定值进行比较，同时运用过采样和软件滤波技术对电流波形数据进行处理，通过DA变换器向所述的变频电源M1的控制端口输出控制信号，使回路电流达到整定值； 

④所述的热电偶D将采集到的SPD试品温度通过温度采集器输入上位机，上位机再与标准规定的温度对比； 

⑤根据试品的电压、流过的电流和脱离器动作情况对SPD试品进行判： 

SPD试品持续通过每一档试验电流等级时，都必须达到热平衡或者脱离器动作：所述的热平衡是指SPD试品表面的温度在试验期间10分钟内，温度的变化小于2K，且SPD试品的表面温升应始终低于120K，否则SPD试品为不合格产品； 

脱离器动作后5分钟内，SPD试品表面温度不应超过周围环境温度80K，若不满足，则SPD试品为不合格产品； 

SPD试品的脱离器动作后，对SPD试品施加2Uc的工频电压，持续1分钟，其中Uc为最大连续运行电压，通过SPD试品的泄漏电流，即所述的电流表显示的电 流应≤0.5mA，否则SPD试品不合格。 

电流量程选择开关K4、K5、K6分别串接采样电阻R2、R3、R4，对应10mA档、100mA档和1000mA档。选择好后的采样电阻R2、R3、R4，再与电阻R1、试品（SPD）和电流表A串联构成试验回路。电压表V显示经分压后的试品电压（采样电阻上电压很低，可忽略），乘以分压比后即可得试品电压。可采用电容分压，第一电容C1、第二电容C2为分压电容，可根据所需要的分压比选择，由单个或多个电容串联组成。热电偶D贴在SPD试品表面，用于采集SPD试品的表面温度。 

所述的测控系统M2由上位机、温度采集器、FPGA、AD变换器、外部时钟和DA变换器组成，是一个基于FPGA的系统，所述的FPGA包括硬件逻辑模块、SPI模块、PIO模块、UART模块、数据存储模块、PLL模块和NIOS II处理器，FPGA实现数据采集、数据处理和变频电源M1输出电压的调控等。 

参见图1，所述的FPGA通过AD变换器连接到量程选择开关K4、K5、K6的公共节点。FPGA的SPI模块通过DA变换器与变频电源M1的电压控制端口相连，用于调节变频电源的输出。FPGA中的PIO模块连接到量程选择开关K4、K5、K6的开合控制端，控制试验电流测量的量程。上位机通过FPGA的UART模块与FPGA实现通信，采用串行方式完成人机交互。温度采集器通过热电偶D采集SPD试品表面温度，并通过自带的通信接口将温度数据传输到上位机。外部时钟为有源晶振，产生的时钟信号进入FPGA后经内部的PLL锁相环分频，供AD变换器使用。 

本实用新型的基本工作原理如下： 

启动测试后，测控系统M2中的上位机将整定的试验电流值（称为整定值）通过FPGA的UART模块输入到FPGA中，测控系统M2通过AD变换器采集采样电阻R2、R3或R4上的电压值，即可计算出流过试品（SPD）的电流（称为实测值）。测控系统M2通过FPGA将实测值与整定值进行比较，若实测值偏大，则降低变频电源M1的控制电压，以减小最终输出电压；反之，若实测值偏小，则提高变频电源M1的控制电压，以增大最终输出电压，同时运用过采样和软件滤波技术对测到的电流波形数据进行处理，直至回路电流达到整定值。试验过程中的温度的测量与记录采用温度采集器，将采集到的试品温度通过温度采集器自带的通信接口传输到测控系统M2中的上位机，将测量温度与标准中的规定值对比，并根据试品的电压、流过的电流和脱离器动作情况自动判断试品是否合格。 

下面是本实用新型的一个实施例： 

实施例中的AD变换器选用8位的ADS831E，DA变换器采用TLV5618。试验过程中SPD试品温度的测量与记录采用温度采集器Agilent 34970A。采样电阻R2、R3、R4分别选用阻值为100Ω、10Ω、1Ω的电阻，依次对应10mA档、100mA档和1000mA档。外部时钟为50MHz的有源晶振，产生的时钟信号进入FPGA后经内部的PLL锁相环分频至128kHz，供AD变换器使用。电容分压比取为1000。 

为验证设备测量的准确性，选用某厂家生产的SPD为试品进行测试，通过上位机输入有效值为0.5mA~1000mA不等的整定电流，用万用表测量SPD试品实际流过的电流，将整定值与实测值进行对比，如表1所示，结果表明电流误差均在±3%之内，满足试验要求。 

表1 实施例的电流整定值与实测值比较 

系统启动之后主程序不断检测AD转换是否完成，若完成则计算采集到的电流的有效值，并与输入的整定值进行比较，通过比较的结果自动调节DA变换器的输出控制变频电源的电压。测试电流达到试验要求后，开始通过温度采集器Agilent34970A测量和记录SPD试品的温度，并将数据通过自带的GPIB口传输到上位机，将测量温度与标准对比，并根据试品的电压、流过的电流和脱离器动作情况自动判断试品是否合格。 

判断方法如下：SPD试品持续通过每一档试验电流等级时，都必须达到热平衡或者脱离器动作。试验期间，SPD的表面温升应始终低于120K，脱离器动作后5分钟，SPD表面温度不应超过周围环境温度80K，若不满足此项要求则为不合格产品。SPD的脱离器动作后，应对其施加2Uc（Uc是最大连续运行电压）的工频电压，持续1分钟，此时应无超过0.5mA的电流通过SPD。本实用新型的具体测试流程如图2所示。 

Claims (2)

1.一种基于FPGA控制的全自动SPD热稳仪，其特征在于，其构成包括：第一过流保护器（F1）、第二过流保护器（F2），第一交流接触器（K1）、第二交流接触器（K2），变频电源（M1），测控系统（M2），升压变压器（T1），第三交流接触器（K3），电阻（R1），电流表（A），电压表（V），第一量程选择开关（K4）、第二量程选择开关（K5）、第三量程选择开关（K6），第一采样电阻（R2）、第二采样电阻（R3）、第三采样电阻（R4），第一分压电容（C1）、第二分压电容（C2）和热电偶（D），所述的测控系统（M2）由上位机、温度采集器、FPGA、AD变换器、外部时钟和DA变换器组成，是一个基于FPGA的系统，所述的FPGA包括硬件逻辑模块、SPI模块、PIO模块、UART模块、数据存储模块、PLL模块和NIOS II处理器，FPGA实现数据采集、数据存储、数据处理和变频电源M1输出电压的调控，上述元部件的连接关系如下：

所述的第一过流保护器（F1）经第一交流接触器（K1）、所述的第二过流保护器（F2）经第二交流接触器（K2）分别与所述的变频电源（M1）的输入端相连，所述的变频电源（M1）的两个输出端与所述的升压变压器（T1）的原边相连，该升压变压器（T1）副边的一端接地，副边的另一端经第三交流接触器（K3）和电阻（R1）接待测的SPD的一端，该待测的SPD的另一端接所述的电流表（A）的一端，该电流表（A）的另一端接所述的第一量程选择开关（K4）、第二量程选择开关（K5）和第三量程选择开关（K6）的公共节点，所述的第一量程选择开关（K4）、第二量程选择开关（K5）和第三量程选择开关（K6）的另一端分别与所述的第一采样电阻（R2）、第二采样电阻（R3）、第三采样电阻（R4）的一端依次相连，所述的第一采样电阻（R2）、第二采样电阻（R3）、第三采样电阻（R4）的另一端接地；在所述的电阻（R1）与所述的待测的SPD的节点和地之间连接由第一分压电容（C1）和第二分压电容（C2）组成的电容分压器，在所述的第一分压电容（C1）和第二分压电容（C2）的连接点与地之间连接所述的电压表（V）；所述的温度的热电偶（D）接待测的SPD，该热电偶（D）的输出端经导线与所述的测控系统（M2）的温度采集器相连；所述的电流表（A）和所述的选择开关的公共节点与所述的测控系统（M2）的AD变换器相连；所述的测控系统（M2）的DA变换器接所述的变频电源（M1）的控制端。

2.根据权利要求1所述的基于FPGA控制的全自动SPD热稳仪，其特征在于 所述的FPGA通过AD变换器连接到第一量程选择开关（K4）、第二量程选择开关（K5）、和第三量程选择开关（K6）的公共端，所述的SPI模块通过DA变换器与所述的变频电源（M1）的电压控制端口相连，用于调节变频电源的输出；所述的PIO模块连接到第一量程选择开关（K4）、第二量程选择开关（K5）和第三量程选择开关（K6）的开合控制端，控制试验电流测量的量程；上位机通过FPGA的UART模块与FPGA实现通信，采用串行方式完成人机交互；温度采集器通过热电偶（D）采集SPD试品表面的温度，并通过自带的通信接口将温度数据传输到上位机；外部时钟为有源晶振，产生的时钟信号进入FPGA后经内部的PLL锁相环分频，供AD变换器使用。 

Images