CN202454223U - 像素单元驱动电路、像素单元以及显示装置 - Google Patents

Abstract

本实用新型提供了一种像素单元驱动电路、像素单元以及显示装置。所述像素单元驱动电路包括驱动薄膜晶体管、存储电容、驱动控制单元和充电控制单元；所述驱动薄膜晶体管的栅极，通过所述驱动控制单元与所述存储电容的第一端连接，还通过所述充电控制单元与数据线连接；所述驱动薄膜晶体管的源极，与所述存储电容的第二端连接，并通过所述驱动控制单元与驱动电源的低电平输出端连接；所述驱动薄膜晶体管的漏极，通过所述充电控制单元与驱动电源的高电平输出端连接；所述存储电容的第一端还通过所述充电控制单元与所述驱动电源的高电平输出端连接。本实用新型可以补偿OLED驱动管的临界电压，改善OLED面板亮度不均匀性的问题。

Description

像素单元驱动电路、像素单元以及显示装置

技术领域

本实用新型涉及有机发光显示领域，尤其涉及一种像素单元驱动电路、像素单元以及显示装置。

背景技术

AMOLED(Active Matrix Organic Light Emitting Diode，有源矩阵有机发光二极体)能够发光是由驱动TFT在饱和状态时产生的电流所驱动，因为输入相同的灰阶电压时，不同的临界电压会产生不同的驱动电流，造成电流的不一致性。LTPS(低温多晶硅)制程上Vth(晶体管阈值电压)的均匀性非常差，同时Vth也有漂移，如此传统的2T1C电路亮度均匀性一直很差。

传统的采用2T1C电路的像素驱动电路如图1所示，电路只含有两个TFT，T1用作开关，DTFT用于像素驱动。传统的2T1C电路操作也比较简单，对该采用2T1C电路的像素驱动电路的控制时序图如图2所示，当扫描电平为低时，T1打开，data线上的灰阶电压对电容C充电，当扫描电平为高时，T1关闭，电容C用来保存灰阶电压。由于VDD(电源电压)电压较高，因此DTFT处于饱和状态，OLED的驱动电流I＝K(Vsg-|Vth|)²＝K(VDD-Vdata-|Vth|)²，Vdata为数据信号，K是一个与晶体管尺寸和载流子迁移率有关的常数，一旦TFT尺寸和工艺确定，K确定。该2T1C电路的驱动电流公式中包含了Vth，如前所述，由于LTPS工艺的不成熟，即便是同样的工艺参数，制作出来的面板不同位置的TFT的Vth也有较大差异，导致了同一灰阶电压下OLED的驱动电流不一样，因此该驱动方案下的面板不同位置亮度会有差异，亮度均一性差。同时随着OLED面板使用的延长，OLED材料逐渐老化，导致OLED发光的临界电压上升，同样的电流下，OLED材料发光效率下降，面板亮度降低。

实用新型内容

本实用新型的主要目的在于提供一种像素单元驱动电路、像素单元以及显示装置，以提高OLED面板亮度均匀度。

为了达到上述目的，本实用新型提供了一种像素单元驱动电路，用于驱动OLED，所述像素单元驱动电路包括驱动薄膜晶体管、存储电容、驱动控制单元和充电控制单元，其中，

所述驱动薄膜晶体管的栅极，通过所述驱动控制单元与所述存储电容的第一端连接，还通过所述充电控制单元与数据线连接；

所述驱动薄膜晶体管的源极，与所述存储电容的第二端连接，并通过所述驱动控制单元与驱动电源的低电平输出端连接；

所述驱动薄膜晶体管的漏极，通过所述充电控制单元与驱动电源的高电平输出端连接；

所述存储电容的第一端还通过所述充电控制单元与所述驱动电源的高电平输出端连接。

实施时，所述驱动薄膜晶体管的源极，与所述存储电容的第二端连接，还通过所述驱动控制单元与驱动电源的低电平输出端连接；

所述驱动薄膜晶体管的漏极，与所述OLED的阴极连接，还通过所述充电控制单元与所述驱动电源的高电平输出端连接；

所述存储电容的第一端还通过所述充电控制单元与所述驱动电源的高电平输出端连接；

所述OLED的阳极与所述驱动电源的高电平输出端连接。

实施时，所述驱动控制单元包括第一开关和第二开关，所述充电控制单元包括第三开关、第四开关和第五开关；

所述驱动薄膜晶体管的源极通过所述第一开关与所述驱动电源的低电平输出端连接；

所述驱动薄膜晶体管的栅极通过所述第二开关与所述存储电容的第一端连接；

所述驱动薄膜晶体管的栅极还通过所述第三开关与所述数据线连接；

所述驱动薄膜晶体管的漏极通过所述第四开关与所述驱动电源的高电平输出端连接；

所述存储电容的第一端通过所述第五开关与所述驱动电源的高电平输出端连接。

实施时，所述第一开关是第一开关元件，所述第二开关是第二开关元件，所述第三开关是第三开关元件，所述第四开关是第四开关元件，所述第五开关的第五开关元件；

所述驱动薄膜晶体管、所述第一开关元件、第二开关元件、所述第三开关元件、所述第四开关元件和所述第五开关元件都是n型TFT；

所述第一开关元件，栅极与第一控制线连接，源极与所述驱动电源的低电平输出端连接，漏极与所述驱动薄膜晶体管的源极连接；

所述第二开关元件，栅极与所述第一控制线连接，源极与所述驱动薄膜晶体管的栅极连接，漏极与所述存储电容的第一端连接；

所述第三开关元件，栅极与第二控制线连接，源极与所述驱动薄膜晶体管的栅极连接，漏极与所述数据线连接；

所述第四开关元件，栅极与所述第二控制线连接，源极与所述驱动薄膜晶体管的漏极连接，漏极与所述驱动电源的高电平输出端连接；

所述第五开关元件，栅极与所述第二控制线连接，源极与所述存储电容的第一端连接，漏极与所述驱动电源的高电平输出端连接。

实施时，所述驱动控制单元包括第一开关和第二开关，所述充电控制单元包括第三开关和第四开关；

所述驱动薄膜晶体管的源极通过所述第一开关与所述OLED的阳极连接；

所述驱动薄膜晶体管的栅极通过所述第二开关与所述存储电容的第一端连接；

所述驱动薄膜晶体管的栅极还通过所述第三开关与所述数据线连接；

所述存储电容的第一端通过所述第四开关与所述驱动电源的高电平输出端连接。

实施时，所述第一开关是第一开关元件，所述第二开关是第二开关元件，所述第三开关是第三开关元件，所述第四开关是第四开关元件；

所述驱动薄膜晶体管、所述第一开关元件、所述第二开关元件、所述第三开关元件和所述第四开关元件都是n型TFT；

所述第一开关元件，栅极与第一控制线连接，源极与所述OLED的阳极连接，漏极与所述驱动晶体管的源极连接；

所述第二开关元件，栅极与所述第一控制线连接，源极与所述存储电容的第一端连接，漏极与所述驱动薄膜晶体管的栅极连接；

所述第三开关元件，栅极与第二控制线连接，源极与所述数据线连接，漏极与所述驱动薄膜晶体管的栅极连接；

所述第四开关元件，栅极与所述第二控制线连接，源极与所述存储电容的第一端连接，漏极与所述驱动电源的高电平输出端连接。

本实用新型还提供了一种像素单元，包括OLED和上述的像素单元驱动电路。

本实用新型还提供了一种显示装置，包括多个上述的像素单元。

与现有技术相比，本实用新型所述的像素单元驱动电路、像素单元以及显示装置，直接从DTFT栅极输入数据信号，利用TFT自放电对源极充电，形成Vth(阈值电压)，补偿OLED驱动管的临界电压，改善了OLED面板亮度不均匀性的问题。

附图说明

图1是传统的采用2T1C电路的像素驱动电路的电路图；

图2是对该采用2T1C电路的像素驱动电路的控制时序图；

图3是本实用新型第一实施例所述的像素单元驱动电路的电路图；

图4是本实用新型第二实施例所述的像素单元驱动电路的电路图；

图5是本实用新型第三实施例所述的像素单元驱动电路的电路图；

图6是本实用新型第四实施例所述的像素单元驱动电路的电路图；

图6A是本实用新型第四实施例所述的像素单元驱动电路的控制时序图；

图6B是本实用新型第四实施例所述的像素单元驱动电路在第一时间段的等效电路图；

图6C是本实用新型第四实施例所述的像素单元驱动电路在第二时间段的等效电路图；

图6D是本实用新型第四实施例所述的像素单元驱动电路在第三时间段的等效电路图；

图7是本实用新型第五实施例所述的像素单元驱动电路的电路图；

图8是本实用新型第六实施例所述的像素单元驱动电路的电路图；

图9是本实用新型第七实施例所述的像素单元驱动电路的电路图。

具体实施方式

如图3所示，本实用新型第一实施例所述的像素单元驱动电路，用于驱动OLED，包括驱动薄膜晶体管DTFT、存储电容Cs、驱动控制单元31和充电控制单元32，其中，

所述驱动薄膜晶体管DTFT是n型TFT；

所述驱动薄膜晶体管DTFT的栅极，通过所述驱动控制单元31与所述存储电容Cs的第一端连接，还通过所述充电控制单元32与数据线Data连接；

所述驱动薄膜晶体管DTFT的源极，与所述存储电容Cs的第二端连接，并通过所述驱动控制单元31与驱动电源的低电平输出端连接；

所述驱动薄膜晶体管DTFT的漏极，通过所述充电控制单元32与所述存储电容Cs的第一端连接；

所述数据线Data输出电压值为Vdata的数据信号。

本实用新型第一实施例所述的像素单元驱动电路的工作过程如下：

在第一时间段，所述充电控制单元32导通所述驱动薄膜晶体管DTFT的栅极与数据线Data之间的连接，并导通所述驱动薄膜晶体管DTFT的漏极与所述存储电容Cs的第一端之间的连接，数据线Data上的数据信号Vdata由DTFT的栅极输入，由于Vdata(Vdata的电压基准可以设置高于Vth)大于Vth(Vth为DTFT的阈值电压)，DTFT开启，VDD通过所述充电控制单元32和DTFT对存储电容Cs充电，随着充电的进行，N点(与存储电容Cs的第二端连接的节点)的电位Vn升高，直到DTFT的栅源的电位差为Vth，即N点的电位Vn变为Vdata-Vth，此时DTFT关闭；由于T5开启，P点电位为Vp＝VDD，所述存储电容Cs的第一端和第二端之间的电压差为Vc＝Vp-Vn＝VDD-(Vdata-Vth)。

在第二时间段，所述充电控制单元32断开所述驱动薄膜晶体管DTFT的栅极与数据线Data之间的连接，并断开所述驱动薄膜晶体管DTFT的漏极与所述存储电容Cs的第一端之间的连接，DTFT此时也为关闭状态，存储电容Cs两端处于悬空状态，存储电容Cs的第一端与第二端之间的电压差仍然为Vc＝VDD-(Vdata-Vth)；此阶段为缓冲阶段，避免开关切换产生不必要的杂讯。

在第三时间段，所述驱动控制单元31导通所述驱动薄膜晶体管DTFT的栅极与所述存储电容Cs的第一端之间的连接，并导通所述驱动薄膜晶体管DTFT的源极与驱动电源的低电平输出端之间的连接，P点(与存储电容Cs的第一端连接的节点)与DTFT栅极相连，由于所述充电控制单元32此时断开了所述驱动薄膜晶体管DTFT的栅极与数据线Data之间的连接，此时DTFT的栅极处于悬空状态，使N点电位从Vdata-Vth跳变为VSS，由于DTFT的栅极悬空，G点(与驱动薄膜晶体管DTFT的栅极连接的节点)电位也跟着跳变为Vg＝VDD-(Vdata-Vth)+VSS，Vgs＝Vg-Vs＝Vg-VSS＝VDD-Vdata+Vth，由于Vgs大于Vth，因此DTFT开始工作，此时流过OLED的电流I＝K(Vgs-Vth)²＝K(VDD-Vdata+Vth-Vth)²＝K(VDD-Vdata)²，OLED开始发光，直到下一帧；其中，K为DTFT的电流系数；

$K=C_{\mathrm{ox}}\×\mathrm{\μ}\×\frac{W}{L};$

μ、C_OX、W、L分别为DTFT的场效应迁移率，栅绝缘层单位面积电容、沟道宽度、长度。

Vth为DTFT的阈值电压，Vdata为数据线Data输出的数据信号的电压值，VDD为驱动电源的高电平对应的电压值，VSS为驱动电源的低电平对应的电压值。

如图4所示，本实用新型第二实施例所述的像素单元驱动电路，用于驱动OLED，包括驱动薄膜晶体管DTFT、存储电容Cs、驱动控制单元41和充电控制单元42，其中，

本实用新型第二实施例所述的像素单元驱动电路是基于本实用新型第一实施例所述的单元驱动电路；

所述驱动薄膜晶体管DTFT的栅极，通过所述驱动控制单元41与所述存储电容Cs的第一端连接，通过所述充电控制单元42与数据线Data连接；

所述驱动薄膜晶体管DTFT的源极，与所述存储电容Cs的第二端连接，还通过所述驱动控制单元41与驱动电源的低电平输出端连接；

所述驱动薄膜晶体管DTFT的漏极，与所述OLED的阴极连接，还通过所述充电控制单元42与所述驱动电源的高电平输出端连接；

所述存储电容Cs的第一端还通过所述充电控制单元42与所述驱动电源的高电平输出端连接；

所述OLED的阳极与所述驱动电源的高电平输出端连接；

所述数据线Data输出电压值为Vdata的数据信号。

如图5所示，本实用新型第三实施例所述的像素单元驱动电路的电路图，该第三实施例所述的像素单元驱动电路是基于本实用新型第二实施例所述的像素单元驱动电路。

在本实用新型第三实施例所述的像素单元驱动电路中，所述驱动控制单元41包括第一开关411和第二开关422，所述充电控制单元42包括第三开关423、第四开关424和第五开关425；

所述驱动薄膜晶体管DTFT的源极通过所述第一开关411与所述驱动电源的低电平输出端连接；

所述驱动薄膜晶体管DTFT的栅极通过所述第二开关412与所述存储电容Cs的第一端连接；

所述驱动薄膜晶体管DTFT的栅极还通过所述第三开关423与所述数据线Data连接；

所述驱动薄膜晶体管DTFT的漏极通过所述第四开关424与所述驱动电源的高电平输出端连接；

所述存储电容Cs的第一端通过所述第五开关425与所述驱动电源的高电平输出端连接。

如图6所示，本实用新型第四实施例所述的像素单元驱动电路的电路图，该第四实施例所述的像素单元驱动电路是基于本实用新型第三实施例所述的像素单元驱动电路。

在本实用新型第四实施例所述的像素单元驱动电路中，所述第一开关411为标号为T1的第一开关元件，所述第二开关412为标号为T2的第二开关元件，所述三开关为标号423为T3的第三开关元件，所述第四开关424为标号为T4的第四开关元件，所述第五开关425为标号为T5的第五开关元件；所述第一开关元件T1、所述第二开关元件T2、所述第三开关元件T3、所述第四开关元件T4、所述第五开关元件T5和所述驱动薄膜晶体管DTFT都是n型TFT；

所述第一开关元件T1，栅极与第一控制线S1连接，源极与所述驱动电源的低电平输出端连接，漏极与所述驱动薄膜晶体管DTFT的源极连接；

所述第二开关元件T2，栅极与所述第一控制线S1连接，源极与所述驱动薄膜晶体管DTFT的栅极连接，漏极与所述存储电容Cs的第一端连接；

所述第三开关元件T3，栅极与第二控制线S2连接，源极与所述驱动薄膜晶体管DTFT的栅极连接，漏极与所述数据线Data连接；

所述第四开关元件T4，栅极与所述第二控制线S2连接，源极与所述驱动薄膜晶体管DTFT的漏极连接，漏极与所述驱动电源的高电平输出端连接；

所述第五开关元件T5，栅极与所述第二控制线S2连接，源极与所述存储电容Cs的第一端连接，漏极与所述驱动电源的高电平输出端连接。

如图6A所示，本实用新型第四实施例所述的像素单元驱动电路的控制时序图。

如图6B所示，本实用新型第四实施例所述的像素单元驱动电路在第一时间段的等效电路图；

如图6C所示，本实用新型第四实施例所述的像素单元驱动电路在第二时间段的等效电路图；

如图6D所示，本实用新型第四实施例所述的像素单元驱动电路在第三时间段的等效电路图。

本实用新型第四实施例所述的像素单元驱动电路的工作过程如下：

在第一时间段，T1、T2关闭，T3～T5开启，数据信号Vdata由DTFT的栅极输入，由于Vdata(Vdata的电压基准可以设置高于Vth)大于Vth(Vth为DTFT的阈值电压)，DTFT开启，VDD通过T4和DTFT对存储电容Cs充电，随着充电的进行，N点的电位升高，直到DTFT的栅源的电位差为Vth，即N点(与存储电容Cs的第二端连接的节点)的电位变为Vdata-Vth，此时DTFT关闭；由于T5开启，P点电位为Vp＝VDD，所述存储电容Cs的第一端和第二端之间的电压差为Vc＝Vp-Vn＝VDD-(Vdata-Vth)。

在第二时间段，T1～T5皆关闭，DTFT此时也为关闭状态，存储电容Cs两端处于悬空状态，存储电容Cs的第一端与第二端之间的电压差仍然为Vc＝VDD-(Vdata-Vth)；此阶段为缓冲阶段，避免开关切换产生不必要的杂讯。

在第三时间段，T1和T2开启，P点(与存储电容Cs的第一端连接的节点)与DTFT的栅极相连，由于T3关闭，此时DTFT的栅极处于悬空状态，T1打开，使N点电位从Vdata-Vth跳变为VSS，由于DTFT的栅极悬空，G点(与驱动薄膜晶体管DTFT的栅极连接的节点)电位也跟着跳变为Vg＝VDD-(Vdata-Vth)+VSS，Vgs＝Vg-Vs＝Vg-VSS＝VDD-Vdata+Vth，由于Vgs大于Vth，因此DTFT开始工作，此时流过OLED的电流I＝K(Vgs-Vth)²＝K(VDD-Vdata+Vth-Vth)²＝K(VDD-Vdata)²，OLED开始发光，直到下一帧；其中，K为DTFT的电流系数；

$K=C_{\mathrm{ox}}\×\mathrm{\μ}\×\frac{W}{L};$

μ、C_OX、W、L分别为DTFT的场效应迁移率，栅绝缘层单位面积电容、沟道宽度、长度。

Vth为DTFT的阈值电压，Vdata为数据线Data输出的数据信号的电压值，VDD为驱动电源的高电平对应的电压值，VSS为驱动电源的低电平对应的电压值。

本实用新型第四实施例所述的像素单元驱动电路直接通过DTFT的栅极给入数据信号，利用DTFT自放电对源极充电从而形成Vth保存到存储电容Cs中，以使得流过OLED的电流I和DTFT的Vth没有关系，如此可以改善电流的均匀性，达到亮度的均匀。

如图7所示，本实用新型第五实施例所述的像素单元驱动电路，基于本实用新型第一实施例所述的像素单元驱动电路，用于驱动OLED，包括驱动薄膜晶体管DTFT、存储电容Cs、驱动控制单元71和充电控制单元72，其中，

所述驱动薄膜晶体管DTFT的栅极，通过所述驱动控制单元71与所述存储电容Cs的第一端连接，还通过所述充电控制单元72与数据线Data连接；

所述驱动薄膜晶体管DTFT的源极，与所述存储电容Cs的第二端连接，还通过所述驱动控制单元71与所述OLED的阳极连接；

所述驱动薄膜晶体管DTFT的漏极，与驱动电源的高电平输出端连接；

所述存储电容Cs的第一端还通过所述充电控制单元72与所述驱动薄膜晶体管DTFT的漏极连接；

所述OLED的阴极与所述驱动电源的低电平输出端连接；

所述数据线Data输出电压值为Vdata的数据信号。

如图8所示，本实用新型第六实施例所述的像素单元驱动电路的电路图，该第六实施例所述的像素单元驱动电路是基于本实用新型第五实施例所述的像素单元驱动电路。

在本实用新型第六实施例所述的像素单元驱动电路中，所述驱动控制单元71包括第一开关711和第二开关712，所述充电控制单元72包括第三开关723和第四开关724；

所述驱动薄膜晶体管DTFT的源极通过所述第一开关711与所述OLED的阳极连接；

所述驱动薄膜晶体管DTFT的栅极通过所述第二开关712与所述存储电容Cs的第一端连接；

所述驱动薄膜晶体管DTFT的栅极还通过所述第三开关723与所述数据线Data连接；

所述存储电容Cs的第一端通过所述第四开关724与所述驱动电源的高电平输出端连接。

如图9所示，本实用新型第七实施例所述的像素单元驱动电路的电路图，该第七实施例所述的像素单元驱动电路是基于本实用新型第六实施例所述的像素单元驱动电路。

在本实用新型第七实施例所述的像素单元驱动电路中，所述第一开关711为标号为T1的第一开关元件，所述第二开关712为标号为T2的第二开关元件，所述三开关723为标号为T3的第三开关元件，所述第四开关724为标号为T4的第四开关元件；所述第一开关元件T1、所述第二开关元件T2、所述第三开关元件T3、所述第四开关元件T4、所述驱动薄膜晶体管DTFT都是n型TFT；

所述第一开关元件T1，栅极与第一控制线S1连接，源极与所述OLED的阳极连接，漏极与所述驱动晶体管DTFT的源极连接；

所述第二开关元件T2，栅极与所述第一控制线S1连接，源极与所述存储电容Cs的第一端连接，漏极与所述驱动薄膜晶体管DTFT的栅极连接；

所述第三开关元件T3，栅极与第二控制线S2连接，源极与所述数据线Data连接，漏极与所述驱动薄膜晶体管DTFT的栅极连接；

所述第四开关元件T4，栅极与所述第二控制线S2连接，源极与所述存储电容Cs的第一端连接，漏极与所述驱动电源的高电平输出端连接。

与本实用新型第四实施例所述的像素单元驱动电路相比，本实用新型的第七实施例所述的像素单元驱动电路只是将OLED的位置从与VDD直接相连移动到了与驱动电源的低电平输出端直接相连，同时也取消了OLED的短路TFT，从顶发光变成了底发光。本实用新型的第七实施例所述的像素单元驱动电路与本实用新型第四实施例所述的像素单元驱动电路相比减少了一个TFT的使用，从设计角度来说减少了像素布局的复杂程度，但OLED从顶发光变成了底发光，底发光会有开口率的问题，因此这两种方案各有利弊。

本实用新型还提供了一种像素单元，其特征在于，包括OLED和上述的像素单元驱动电路。

本实用新型还提供了一种显示装置，其特征在于，包括多个上述的像素单元。

以上说明对本实用新型而言只是说明性的，而非限制性的，本领域普通技术人员理解，在不脱离所附权利要求所限定的精神和范围的情况下，可做出许多修改、变化或等效，但都将落入本实用新型的保护范围内。

Claims (8)

1.一种像素单元驱动电路，用于驱动OLED，其特征在于，所述像素单元驱动电路包括驱动薄膜晶体管、存储电容、驱动控制单元和充电控制单元，其中，

所述驱动薄膜晶体管的栅极，通过所述驱动控制单元与所述存储电容的第一端连接，还通过所述充电控制单元与数据线连接；

所述驱动薄膜晶体管的源极，与所述存储电容的第二端连接，并通过所述驱动控制单元与驱动电源的低电平输出端连接；

所述驱动薄膜晶体管的漏极，通过所述充电控制单元与驱动电源的高电平输出端连接；

所述存储电容的第一端还通过所述充电控制单元与所述驱动电源的高电平输出端连接。

2.如权利要求1所述的像素单元驱动电路，其特征在于，

所述驱动薄膜晶体管的源极，与所述存储电容的第二端连接，还通过所述驱动控制单元与驱动电源的低电平输出端连接；

所述驱动薄膜晶体管的漏极，与所述OLED的阴极连接，还通过所述充电控制单元与所述驱动电源的高电平输出端连接；

所述存储电容的第一端还通过所述充电控制单元与所述驱动电源的高电平输出端连接；

所述OLED的阳极与所述驱动电源的高电平输出端连接。

3.如权利要求2所述的像素单元驱动电路，其特征在于，

所述驱动控制单元包括第一开关和第二开关，所述充电控制单元包括第三开关、第四开关和第五开关；

所述驱动薄膜晶体管的源极通过所述第一开关与所述驱动电源的低电平输出端连接；

所述驱动薄膜晶体管的栅极通过所述第二开关与所述存储电容的第一端连接；

所述驱动薄膜晶体管的栅极还通过所述第三开关与所述数据线连接；

所述驱动薄膜晶体管的漏极通过所述第四开关与所述驱动电源的高电平输出端连接；

所述存储电容的第一端通过所述第五开关与所述驱动电源的高电平输出端连接。

4.如权利要求3所述的像素单元驱动电路，其特征在于，

所述第一开关是第一开关元件，所述第二开关是第二开关元件，所述第三开关是第三开关元件，所述第四开关是第四开关元件，所述第五开关的第五开关元件；

所述驱动薄膜晶体管、所述第一开关元件、第二开关元件、所述第三开关元件、所述第四开关元件和所述第五开关元件都是n型TFT；

所述第一开关元件，栅极与第一控制线连接，源极与所述驱动电源的低电平输出端连接，漏极与所述驱动薄膜晶体管的源极连接；

所述第二开关元件，栅极与所述第一控制线连接，源极与所述驱动薄膜晶体管的栅极连接，漏极与所述存储电容的第一端连接；

所述第三开关元件，栅极与第二控制线连接，源极与所述驱动薄膜晶体管的栅极连接，漏极与所述数据线连接；

所述第四开关元件，栅极与所述第二控制线连接，源极与所述驱动薄膜晶体管的漏极连接，漏极与所述驱动电源的高电平输出端连接；

所述第五开关元件，栅极与所述第二控制线连接，源极与所述存储电容的第一端连接，漏极与所述驱动电源的高电平输出端连接。

5.如权利要求4所述的像素单元驱动电路，其特征在于，所述驱动控制单元包括第一开关和第二开关，所述充电控制单元包括第三开关和第四开关；

所述驱动薄膜晶体管的源极通过所述第一开关与所述OLED的阳极连接；

所述驱动薄膜晶体管的栅极通过所述第二开关与所述存储电容的第一端连接；

所述驱动薄膜晶体管的栅极还通过所述第三开关与所述数据线连接；

所述存储电容的第一端通过所述第四开关与所述驱动电源的高电平输出端连接。

6.如权利要求5所述的像素单元驱动电路，其特征在于，

所述第一开关是第一开关元件，所述第二开关是第二开关元件，所述第三开关是第三开关元件，所述第四开关是第四开关元件；

所述驱动薄膜晶体管、所述第一开关元件、所述第二开关元件、所述第三开关元件和所述第四开关元件都是n型TFT；

所述第一开关元件，栅极与第一控制线连接，源极与所述OLED的阳极连接，漏极与所述驱动晶体管的源极连接；

所述第二开关元件，栅极与所述第一控制线连接，源极与所述存储电容的第一端连接，漏极与所述驱动薄膜晶体管的栅极连接；

所述第三开关元件，栅极与第二控制线连接，源极与所述数据线连接，漏极与所述驱动薄膜晶体管的栅极连接；

所述第四开关元件，栅极与所述第二控制线连接，源极与所述存储电容的第一端连接，漏极与所述驱动电源的高电平输出端连接。

7.一种像素单元，其特征在于，包括OLED和如权利要求1至6中任一权利要求所述的像素单元驱动电路。

8.一种显示装置，其特征在于，包括多个如权利要求7所述的像素单元。

Images