CN202421797U - 低压静止无功发生装置测控单元 - Google Patents

Abstract

本实用新型公开了一种低压静止无功发生装置测控单元，它包括第一A/D采样电路、第二A/D采样电路、同步检测电路、FPGA控制电路、DSP2812控制电路、控制信号输出及输入电路和人机接口及通讯电路，第一A/D采样电路与FPGA控制电路相连，第二A/D采样电路、控制信号输出及输入电路和人机接口及通讯电路分别与DSP2812控制电路相连，同步检测电路的信号输出端分别与FPGA控制电路和DSP2812控制电路的信号输入端相连，DSP2812控制电路通过一组数据接口与FPGA控制电路相连。本实用新型达到了需要的测控精度与测控响应速度，能够快速地实现低压静止无功发生装置的无功动态补偿和谐波治理功能。

Description

低压静止无功发生装置测控单元

技术领域

本实用新型涉及一种低压静止无功发生装置测控单元，属于电力电子设备应用技术领域。

背景技术

目前，在电力系统中，为了确保对电力负荷进行动态无功补偿和谐波治理，一般需要加装无功补偿滤波装置，静止无功发生装置（Static Var Generator，以下简称SVG）作为目前新型的无功补偿与谐波治理装置具有以下的优点：可以快速跟踪无功电流的变化，确保对电力负荷实现无功动态补偿；采用大功率绝缘栅场效应晶体管（IGBT）电力电子器件等构成静止无功发生器的主电路，采用电流快速检测算法和PWM控制策略可以确保对无功电流和谐波电流精确控制；静止无功发生装置的补偿和滤波特性不受供电系统的参数变化，与供电系统不会发生并联谐振，从而保证了供电可靠性。

静止无功发生装置的上述优点，使其在低压无功补偿与谐波抑制领域得到广泛的关注。测控单元作为静止无功发生装置的核心设备，其性能决定整个静止无功发生装置的性能。目前数字信号处理技术、微处理器技术等方面的发展，为高性能测控单元的研制提供了必要的技术基础。目前低压静止无功发生装置的测控单元主要是采用单片机、复杂可编程逻辑器件等芯片构成，使其测控的精度与测控响应速度无法满足静止无功发生器的无功动态补偿和谐波治理等功能的综合实现，因此必需要重新设计高性能的测控单元以保证低压静止无功发生装置的可靠运行。

发明内容

本实用新型的目的是克服现有技术的不足，提供一种具有满足低压静止无功发生装置要求的测控精度和测控响应速度的低压静止无功发生装置测控单元。

实现本实用新型目的的技术方案是：一种低压静止无功发生装置测控单元，它包括第一A/D采样电路、第二A/D采样电路、同步检测电路、FPGA控制电路、DSP2812控制电路、控制信号输出及输入电路和人机接口及通讯电路，第一A/D采样电路与FPGA控制电路相连，第二A/D采样电路、控制信号输出及输入电路和人机接口及通讯电路分别与DSP2812控制电路相连，同步检测电路的信号输出端分别与FPGA控制电路和DSP2812控制电路的信号输入端相连，DSP2812控制电路通过一组数据接口与FPGA控制电路相连。

进一步，所述的第一A/D采样电路和第二A/D采样电路均由电压传感器电路、电流传感器电路和A/D采样芯片电路构成。

进一步，所述的同步检测电路由三相同步变压器电路和波形整理与过零点检测电路构成。

进一步，所述的FPGA控制电路由EP3C40Q240C8N芯片及其外围辅助电路构成。

更进一步，所述的DSP2812控制电路由TMS320F2812芯片及其外围辅助电路构成。

采用了上述技术方案后，第一A/D采样电路实现对负载电流和低压静止无功发生装置的桥臂电流进行采样，转换结果送到FPGA控制电路，第二A/D采样电路实现对低压静止无功发生装置的直流侧电压进行检测与A/D转换，转换结果送到DSP2812控制电路，同步检测电路实现对电网电压进行隔离检测，并对电压的过零时刻进行检测，同步检测电路输出的电网电压过零信号送入到FPGA控制电路，在FPGA芯片中通过FPGA芯片中的计算实现对负载电流中的三相无功与谐波电流的检测，并通过FPGA控制电路与DSP控制电路的数据接口得到DSP2812芯片计算出的直流电压的控制数据，在FPGA芯片中将负载电流中的三相无功分量与谐波电流分量和直流电压的控制数据进行相加后，得到实际低压无功发生装置的电流输出指令信号，将电流输出指令信号与实际的低压无功发生装置三相输出电流信号进行相减后得到控制差值，通过FPGA控制电路与DSP2812控制电路的数据接口将该控制差值送至DSP2812芯片中，通过DSP2812芯片中的PWM单元实现低压无功发生装置PWM控制信号的产生，将该PWM控制信号经过控制信号输出及输入电路进行隔离后送至低压静止无功发生装置的IGBT对其进行控制，并将外部的启动与停止、保护、以及复位控制信号经过控制信号输出及输入电路送至DSP2812控制电路，以实现对低压静止无功发生装置的控制与保护功能。低压静止无功发生装置还可以通过与DSP2812控制电路相连的人机接口及通讯电路实现对该装置的运行数据与状态进行显示，并通过触摸屏实现参数整定与操作等功能，从而达到需要的测控精度与测控响应速度，快速地实现低压静止无功发生装置的无功动态补偿和谐波治理功能。

本实用新型的低压静止无功发生装置测控单元有如下的优点：

1、针对低压静止无功发生装置的工作特点，将无功电流检测与直流侧电压控制这两个测控功由DSP2812芯片和FPGA芯片分别实现，保证了低压无功发生装置的工作可靠性；

2、将无功电流检测算法由FPGA芯片实现，充分发挥了FPGA芯片的并行处理的特点，保证了计算速度；

3、由DSP2812芯片中的PWM模块实现对低压静止无功发生装置的PWM控制信号的生产，保证了控制的完全数字化实现；

4、通过触摸屏实现了低压静止无功发生装置的人机接口，比传统的键盘和显示屏的方式更加直观，操作更加便捷。

附图说明

图1为本实用新型的低压静止无功发生装置测控单元的原理框图；

图2为本实用新型的第一A/D采样电路和第二A/D采样电路的电路原理图；

图3为本实用新型的同步检测电路的电路原理图；

图4为本实用新型的FPGA控制电路的电路原理图；

图5为本实用新型的DSP2812控制电路的电路原理图。

具体实施方式

为了使本实用新型的内容更容易被清楚地理解，下面根据具体实施例并结合附图，对本实用新型作进一步详细的说明。

如图1~5所示，一种低压静止无功发生装置测控单元，它包括第一A/D采样电路1-1、第二A/D采样电路1-2、同步检测电路2、FPGA控制电路3、DSP2812控制电路4、控制信号输出及输入电路5和人机接口及通讯电路6，第一A/D采样电路1-1与FPGA控制电路3相连，第二A/D采样电路1-2、控制信号输出及输入电路5和人机接口及通讯电路6分别与DSP2812控制电路4相连，同步检测电路2的信号输出端分别与FPGA控制电路3和DSP2812控制电路4的信号输入端相连，DSP2812控制电路4通过一组数据接口与FPGA控制电路3相连。第一A/D采样电路1-1实现对负载电流和低压静止无功发生装置的桥臂电流进行采样，转换结果送到FPGA控制电路3，第二 A/D采样电路1-2实现对低压静止无功发生装置的直流侧电压进行检测与A/D转换，转换结果送到DSP2812控制电路4，同步检测电路2实现对电网电压进行隔离检测，并对电压的过零时刻进行检测，同步检测电路2输出的电网电压过零信号送入到FPGA控制电路3，在FPGA芯片中通过FPGA芯片中的计算实现对负载电流中的三相无功与谐波电流的检测，并通过FPGA控制电路3与DSP控制电路4的数据接口得到DSP2812芯片计算出的直流电压的控制数据，在FPGA芯片中将负载电流中的三相无功分量与谐波电流分量和直流电压的控制数据进行相加后，得到实际低压无功发生装置的电流输出指令信号，将电流输出指令信号与实际的低压无功发生装置三相输出电流信号进行相减后得到控制差值，通过FPGA控制电路3与DSP2812控制电路4的数据接口将该控制差值送至DSP2812芯片中，通过DSP2812芯片中的PWM单元实现低压无功发生装置PWM控制信号的产生，将该PWM控制信号经过控制信号输出及输入电路5进行隔离后送至低压静止无功发生装置的IGBT对其进行控制，并将外部的启动与停止、保护、以及复位控制信号经过控制信号输出及输入电路5送至DSP2812控制电路4，以实现对低压静止无功发生装置的控制与保护功能。低压静止无功发生装置还可以通过与DSP2812控制电路4相连的人机接口及通讯电路6实现对该装置的运行数据与状态进行显示，并通过触摸屏实现参数整定与操作等功能，从而达到需要的测控精度与测控响应速度，快速地实现低压静止无功发生装置的无功动态补偿和谐波治理功能。

如图2所示，所述的第一A/D采样电路1-1和第二采样电路1-2均由电压传感器电路、电流传感器电路和A/D采样芯片电路构成。电压传感器采用瑞士LEM公司的LV28型霍尔电压传感器。该传感器原边与副边匝数比为2500：1000，通过测量该电压传感器M脚上测量电阻Rm上的电压就可以通过乘以转换系数得到原边上的电压。电流传感器采用瑞士LEM公司的LT308型霍尔电流传感器来分别实现对电网中负载电流互感器的二次侧电流的转换和实现对低压静止无功发生器输出电流的检测。通过测量该电流传感器的测量端的电阻端电压就可以得出原边上的电流的值。考虑到要进行三相负载电流、三相桥臂电流和直流电压的检测，装置设计了最多12通道的模拟量输入，采用两片高速和低功耗的AD7656芯片，该芯片是6通道逐次逼近型ADC，内含一个2.5V基准电压源和一个基准缓冲器。该芯片功耗低，转换速度快，装置共采用两片AD7656芯片实现模拟量转换，其中一片AD7656由DSP2812芯片进行控制实现对直流侧电压的采样，利用DSP2812芯片的硬件定时器产生定时周期可以调节的触发脉冲作为AD7656芯片通道同步转换触发信号。当AD7656芯片转换完毕后，利用该芯片的busy信号触发DSP2812芯片的外部中断，DSP2812芯片依次从AD7656芯片中读取采样值实现对直流电压的采集。另外一片AD7656芯片由FPGA芯片进行控制实现对三相负载电流和三相桥臂电流的检测由FPGA芯片产生AD转换触发脉冲，当该AD7656芯片转换结束后，其busy信号的下降沿触发FPGA芯片进行数据读取，将三相负载电流和三相桥臂电流读入到FPGA芯片中。

如图3所示，所述的同步检测电路2由三相同步变压器电路和波形整理与过零点检测电路构成。低压静止无功发生装置为了保证正常工作，需要检测电网电压的相位，本实用新型中采用三相隔离变压器构成同步检测电路。三相电网电压经过隔离变压器后转为24V的交流电压信号，再经过波形整理与过零点检测电路生成与三相电压交流信号同相位的方波信号，将该方波信号送至DSP控制电路4与FPGA控制电路3即可进行无功与谐波电流的检测与计算。

如图4所示，所述的FPGA控制电路3由EP3C40Q240C8N芯片及其外围辅助电路构成。DSP2812芯片通过FPGA控制电路3实现对负载电流中无功与谐波分量的检测，扩展I/O实现开关量的输入和输出，并完成一些简单的逻辑功能。FPGA芯片采用Altera公司的EP3C40Q240C8N芯片。该芯片是Altera公司的Cyclone III系列FPGA芯片，具有2475个逻辑块，有128个I/O引脚，可以方便地进行编程以实现一定的逻辑运算与处理功能。FPGA芯片的主要功能：FPGA芯片的151引脚为外部50MHz信号（有源晶振）输入，内部经过FPGA芯片的时钟PLL单元生成100MHz、50MHz和25MHz的时钟信号，提供给FPGA控制电路内部进行无功与谐波电流分量的检测与控制；FPGA芯片的41、43、44、45、46、49、50、51、52、55、56、57、63、68、69、70管脚构成16位的A/D数据接口，接到AD7656芯片的16位数据管脚，FPGA芯片的18、21、22、37、39管脚作为A/D的片选、读、写、转换、转换控制管脚分别接到AD7656芯片的片选、读、写、转换、转换完成管脚，通过FPGA芯片的控制实现启动AD7656芯片的A/D转换，并将结果读入到FPGA芯片中，以实现对三相负载电流和三相桥臂电流的检测；FPGA芯片将读到的三相负载电流进行无功与谐波分量的运算，得到对应的无功与谐波检测结果，同时FPGA芯片的93、94、95、98、99、100、103、106、107、110、111、112、113、114、117、118管脚作为与DSP2812芯片的数据接口，从DSP2812中获得直流侧电压的控制数据，将无功与谐波检测结果和直流侧电压的控制数据相加后，再与三相桥臂电流进行相减得到对应的差值，该差值即为低压静止无功发生装置的控制数据，然后将该控制数据通过FPGA控制电路3与DSP控制电路4的数据接口送至DSP2812芯片，由DSP2812芯片实现对低压静止无功发生装置的PWM控制。

如图5所示，所述的DSP2812控制电路4由TMS320F2812芯片及其外围辅助电路构成。DSP2812控制电路4采用美国TI公司的32位定点型数字信号处理器TMS320F2812芯片，它具有强大的事件管理能力和嵌入式控制功能，又具有丰富的片内外围资源，特别适用于大批的数据处理。它具备16×16位和32×32位乘法累加操作；16×16位两个双累加器；哈弗总线结构：统一寻址模式；可达4MB的程序/数据寻址空间；具有128K Flash存储器；1K的OTP型只读存储器；18K SARAM（单周期单次随机存储器）；具有12路比较/脉冲宽度调制（PWM）通道；可工作于六种方式的四个16位通用定时器等功能模块。DSP2812芯片主要实现以下功能：DSP2812芯片通过内部的定时器产生周期为40μs的 方波信号，用以实现对AD7656芯片的控制，实现对直流量的检测，通过DSP2812控制电路4的数据接口读取直流侧电压的检测结果；DSP2812控制电路4将得到的直流侧电压的检测结果与预设的直流侧控制电压值进行比较与控制，输出直流侧电压的控制数据给FPGA芯片；DSP2812芯片从FPGA芯片获得低压静止无功发生装置的控制数据，并利用DSP芯片的PWM控制单元生成低压静止无功发生装置中IGBT器件的驱动控制信号；DSP2812芯片接收低压静止无功发生装置保护电路中的控制、保护信号，以实现对低压静止无功发生装置保护控制功能。

由DSP2812控制电路4生成的低压静止无功发生装置中IGBT器件的驱动控制信号，以及低压静止无功发生装置的开关控制信号需要经过控制信号输出及输入电路5隔离，该电路采用安捷伦公司的HCPL4504高速光耦进行隔离，同时外部输入的低压静止无功发生装置控制信号也经过TLP521光耦进行隔离，保证了外部控制信号与低压静止无功发生装置测控单元的隔离。

低压静止无功发生装置通过北京迪文科技公司的DMT64480T056触摸屏实现人机接口功能，将低压静止无功发生装置运行时的参数显示，操作人员通过该触摸屏实现参数设定，信息读取等功能，该低压静止无功发生装置通过串行通信实现数据传输，低压无功发生装置测控单元里配有RS-232/485两种串行数据通讯接口。

本实用新型的具体工作过程如下：

本实用新型通过同步检测电路2检测三相电网电压的相位，将电压相位信号送至DSP2812芯片与FPGA芯片，DSP2812芯片根据三相电压的相位信息产生每个基波周期进行256点直流电压A/D采样的触发脉冲以控制AD7656芯片对低压静止无功发生装置的直流侧电压进行采样，采样值送至DSP2812控制电路中经过PI数字计算得到直流电压的控制数据；同时由同步检测电路2得到的电压相位信号也送至FPGA芯片，FPGA芯片根据该电压相位信号产生每个基波周期进行256点电流采样的A/D触发脉冲，控制AD7656芯片对三相负载电流和低压静止无功发生装置三相输出电流进行采样，并将采样值送至FPGA芯片，FPGA芯片得到电流采样结果后，通过FPGA芯片中的计算实现对负载电流中的三相无功与谐波电流的检测，并通过FPGA控制电路3与DSP控制电路4的数据接口得到DSP2812芯片计算出的直流电压的控制数据，在FPGA芯片中将负载电流中的三相无功分量与谐波电流分量和直流电压的控制数据进行相加后，得到实际低压静止无功发生装置的电流输出指令信号，将给电流输出指令信号与实际的低压无功发生装置三相输出电流信号进行相减后得到控制差值，通过FPGA控制电路3与DSP2812控制电路4的数据接口将该控制差值送至DSP2812芯片中，通过DSP2812芯片中的PWM单元实现低压静止无功发生装置PWM控制信号的产生，通过控制信号输出电路对该PWM控制信号隔离后送至低压静止无功发生装置的IGBT器件驱动IGBT器件的导通与关断就可以实现无功补偿与谐波抑制；本实用新型通过外部设计的保护电路实现对低压静止无功发生装置运行时过电压、过电流、过温等故障的保护，并将保护信号通过控制信号输入电路输入至测控单元，通过DSP芯片的控制实现当低压静止无功发生装置发生故障时的保护跳闸与告警；测控单元通过人机接口实现数据显示与参数设定，并通过通讯电路实现数据传输。

以上所述的具体实施例，对本实用新型的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本实用新型的具体实施例而已，并不用于限制本实用新型，凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (5)

1.一种低压静止无功发生装置测控单元，其特征在于：它包括第一A/D采样电路（1-1）、第二A/D采样电路（1-2）、同步检测电路（2）、FPGA控制电路（3）、DSP2812控制电路（4）、控制信号输出及输入电路（5）和人机接口及通讯电路（6），第一A/D采样电路（1-1）与FPGA控制电路（3）相连，第二A/D采样电路（1-2）、控制信号输出及输入电路（5）和人机接口及通讯电路（6）分别与DSP2812控制电路（4）相连，同步检测电路（2）的信号输出端分别与FPGA控制电路（3）和DSP2812控制电路（4）的信号输入端相连，DSP2812控制电路（4）通过一组数据接口与FPGA控制电路（3）相连。

2.根据权利要求1所述的低压静止无功发生装置测控单元，其特征在于：所述的第一A/D采样电路（1-1）和第二A/D采样电路（1-2）均由电压传感器电路、电流传感器电路和A/D采样芯片电路构成。

3.根据权利要求1所述的低压静止无功发生装置测控单元，其特征在于：所述的同步检测电路（2）由三相同步变压器电路和波形整理与过零点检测电路构成。

4.根据权利要求1所述的低压静止无功发生装置测控单元，其特征在于：所述的FPGA控制电路（3）由EP3C40Q240C8N芯片及其外围辅助电路构成。

5.根据权利要求1所述的低压静止无功发生装置测控单元，其特征在于：所述的DSP2812控制电路（4）由TMS320F2812芯片及其外围辅助电路构成。

Images