CN202353678U

CN202353678U - 数字电视射频同步数字处理器

Info

Publication number: CN202353678U
Application number: CN2011204569899U
Authority: CN
Inventors: 于立; 顾菜军; 李贵荣
Original assignee: Nanjing Saigew Microwave Science & Technology Co Ltd
Current assignee: Saigew Microwave Science & Technology Co., Ltd.
Priority date: 2011-11-17
Filing date: 2011-11-17
Publication date: 2012-07-25
Anticipated expiration: 2021-11-17

Abstract

本实用新型涉及数字电视地面广播技术领域，具体为一种数字电视射频同步数字处理器。一种数字电视射频同步数字处理器，其特征是它包括中心站和远端站，所述中心站包括数字电视同步数字处理主机，远端站混频器连接合路器；中心站和远端站通过信号传输链路连接。本实用新型的中心站通过同步数字处理器主机将数字电视射频信号转换为数字光信号通过光纤收发器传输给覆盖网内其他站点，各站点均转发中心站信号源，以此来解决频率同步、码元同步问题。本实用新型的数字电视同步数字处理器具有构架简易、覆盖效果好、稳定性强的优点，工程造价低运行成本低，可广泛适用于数字电视传输覆盖网。

Description

数字电视射频同步数字处理器

技术领域

本实用新型涉及数字电视地面广播技术领域，具体为一种数字电视射频同步数字处理器。

背景技术

目前，传统单频网由多台数字发射机组成，采用网状分布的发射台来实现大范围覆盖。由于所有发射机采用同一频率发射，所以要求三个精确同步：频率同步、时间同步、码元同步。

为实现系统同步，单频网系统除了编码器、调制器还增加了单频网（SFN）适配器、GPS 等关键设备。频率同步主要由GPS实现，一般GPS参考时钟的稳定度可以达到1E-12量级；失锁24小时内频率稳定度仍可达到1E-10以上。时间同步由SFN适配器和GPS共同完成，GPS提供精确的1PPS脉冲，发端SFN适配器对输入的TS 流进行巨帧处理（MIP），收端解MIP，从而实现时间同步的要求。码元同步通过SFN适配器实现。由于时间同步的要求，相邻发射站之间的距离有一定限制。

采用此种方式组建宽带（多频道）的数字电视覆盖网、每多一个频道。每个覆盖站点都需要一整套的单频网设备。其频率同步、时间同步、码元同步的实现难度大、构成复杂。

为了更好更快发展数字电视地面广播网络系统，需要开发新型的数字电视同步处理及传输覆盖方式，以构建覆盖效果好、稳定性强，并且工程造价低和运行成本低的数字电视传输覆盖网。

发明内容

本实用新型的目的是提供一种数字电视同步数字处理器，每个同步数字处理器最多可以处理40M带宽数字电视射频信号。一个局部（区域）覆盖网只需要一个数字电视信号源（中心站），中心站通过同步数字处理器主机将数字电视射频信号转换为数字光信号通过光纤收发器传输给覆盖网内其他站点，各站点均转发中心站信号源，以此来解决频率同步、码元同步问题。

本实用新型的技术方案是：

一种数字电视射频同步数字处理器，它包括中心站和远端站，所述中心站包括数字电视同步数字处理主机，数字电视同步数字处理主机包括自动增益控制电路、功分器、中心站混频器、模数转换器、基带处理单元、中心站光纤收发单元；自动增益控制电路通过功分器连接两路中心站混频器，两路中心站混频器分别通过一个模数转换器连接基带处理单元的输入端，基带处理单元的输出端连接中心站光纤收发单元；远端站包括数字电视同步数字处理从机，数字电视同步数字处理从机包括远端站光纤收发单元、基带处理单元、数模转换器、远端站混频器和合路器，所述远端站光纤收发单元连接基带处理单元的输入端，基带处理单元的输出端通过数模转换器连接远端站混频器，远端站混频器连接合路器；中心站和远端站通过信号传输链路连接。

所述信号传输链路为光纤网络。

所述光纤收发单元包括多组光纤收发器。

所述基带处理单元为现场可编程门阵列FPGA模块或者为数字信号处理DSP模块。

所述远端站还包括功放单元，功放单元连接合路器输出端，功放单元包括依次连接的小信号线性放大单元、腔体滤波器和功率放大器。

本实用新型的有益效果是：

本实用新型的数字电视同步数字处理器将数字电视射频信号下变频为中频信号，通过ADC转换成数字信号。FPGA基带处理单元将数字信号转换为标准CPRI接口光信号送光收发器，通过光纤传输至远端站后，远端站的FPGA基带处理单元再将光信号转换成数字信号。数字信号经DAC转换成中频信号，中频信号经上变频后还原成数字电视射频信号。整个过程采用的参考时钟均为中心站发出。各远端站接收后还原成与与中心站相同的参考时钟。系统内所有参考时钟的频率完全一致。以此功能替代传统组网应用gps同步时钟实现频率同步方式。

本实用新型的数字电视同步数字处理器具有频率同步、时间同步、码元同步、构架简易、覆盖效果好、稳定性强的优点，工程造价低运行成本低，可广泛适用于数字电视传输覆盖网。

附图说明

图1是本实用新型的结构示意图。

图2是本实用新型的中心站的结构示意图。

图3是本实用新型的远端站的结构示意图。

具体实施方式

下面结合附图对本实用新型作进一步描述：

如图1、图2和图3，一种数字电视射频同步数字处理器，它包括中心站和远端站，所述中心站包括数字电视同步数字处理主机，数字电视同步数字处理主机包括自动增益控制电路（AGC）、功分器、中心站混频器、模数转换器（ADC）、基带处理单元、中心站光纤收发单元；自动增益控制电路通过功分器连接两路中心站混频器，两路中心站混频器分别通过一个模数转换器（ADC）连接基带处理单元的输入端，基带处理单元的输出端连接中心站光纤收发单元；由于模数转换器和数模转换器带宽限制，中心站将输入的数字电视射频信号通过公分器分给2个混频器。通过采用不同的频率的频综，将5个频道数字电视射频信号变成2段中频信号，频综的参考时钟由FPGA基带处理单元提供，FPGA基带处理单元提供同时将本地时钟通过光纤收发器发送给远端站。2路ADC将输入的模拟信号转换为数字信号，通过数字滤波器将输入中频信号实现彻底分段，一段为包含2个物理频道数字电视信息、一段包含3个物理频道数字电视信号。FPGA基带处理单元将数字信号转换为国际通用标准CPRI格式接口，通过光纤收发器实现光纤传输。远端站包括数字电视同步数字处理从机，数字电视同步数字处理从机包括远端站光纤收发单元、基带处理单元、数模转换器、远端站混频器和合路器，所述远端站光纤收发单元连接基带处理单元的输入端，基带处理单元的输出端通过数模转换器连接远端站混频器，远端站混频器连接合路器；远端站FPGA基带处理单元将接收到的光信号转换为数字信号经过数字滤波器、DAC将数字信号还原成2段中频信号，其中一段为包含2个物理频道数字电视信息、一段包含3个物理频道数字电视信号。通过采用不同的频率的频综，使2个混频器的输出经合路器后在一个连续的频段内。最终还原成5个频道数字电视射频信号。中心站和远端站通过信号传输链路连接。信号传输链路为光纤网络。信号传输链路为光纤网络.采用国际通用标准CPRI格式接口。中心站与远端站、远端站与远端站之间采用的光纤进行数据传输。光纤内只传输数字电视信号不与其他信号混合传输。光纤收发器采用波分复用技术。下行传输数字电视信号，上行传输控制信号及各远端站设备状态检测量。

光纤收发单元包括多组光纤收发器。最多包括4组光纤收发器。

基带处理单元为现场可编程门阵列FPGA模块或者为数字信号处理DSP模块。

远端站还包括功放单元，功放单元连接合路器输出端，功放单元包括依次连接的小信号线性放大单元、腔体滤波器和功率放大器。该功放单元有含功率放大电路的各类型发射机。

本实用新型的数字电视传输覆盖系统，包括中心站和远端站。中心站负责将数字电视射频信号转换为数字光纤信号，远端站负责将数字光纤信号还原为数字电视射频信号。远端站可以将中心站信号再次转发给其他远端站。

本实用新型的数字电视传输覆盖系统，中心站与远端站、远端站与远端站之间采用的光纤进行数据传输。光纤内只传输数字电视信号不与其他信号混合传输。光纤收发器采用波分复用技术。下行传输数字电视信号，上行传输控制信号及各远端站设备状态检测量。

频综采用的时钟为远端站接收中心站的参考时钟。所以在整个传输过程中频率误差为0。通过CPU设置FPGA基带处理单元的数字信号存储时间，实现对各远端站的时延调整。通过计算中心站-远端站、远端站-远端站的往返时间实现传输光纤长度的测量。为网络覆盖中各远端站时延调整提供参照。

本实用新型的网络覆盖系统配置了本同步数字处理器。 40Mhz音视频节日源由中心站数字电视同步数字处理主机发送至远端站的数字电视同步发射机。中心站将射频信号转换成数字光纤信号传输至各远端站。远端站再将信号转发至其他远端站。通过不同的组网形式实现整个的网络覆盖。各远端站可以通过自动/手动时延调整。最终实现同步覆盖网络。

射频同步是本系统只有唯一一个同步时钟。该同步时钟由同步数字处理器主机发出。

一个局部（区域）覆盖网只有一个中心站，前端部分与中心站组成数据中心，前端部分负责将节目源转换成数字电视射频信号。中心站将数字电视射频信号转换成数字光信号。远端站将中心站发出的数字光信号还原成数字电视射频信号。整个网内采用中心站同步时钟。

所述信号传输覆盖网络。数字电视信号由中心站发出。远端站实现数字电视信号覆盖。采用蜂窝结构分布。组网结构为多路并行、多路串行、菊花链接、树形链接。

本实用新型的模数转换器（ADC）、模数转换器（ADC）、FPGA基带处理单元的工作时钟、数据存储器的读写时钟、频综的参考时钟都采用了中心站发出的参考时钟，参考时钟与频综组成频率源，频率源分别接入变频器模块。本实用新型的中心站与远端站都含有数字滤波器。数字滤波器带宽7.6M，中心频率偏400k抑制大于35dBc。

上面所述的实施例仅仅是对本实用新型的优选实施方式进行描述，并非对本实用新型的构思和范围进行限定，在不脱离本实用新型设计构思前提下，本领域中普通工程技术人员对本实用新型的技术方案作出的各种变型和改进，均应落入本实用新型的保护范围，本实用新型请求保护的技术内容已经全部记载在权利要求书中。

Claims

1.一种数字电视射频同步数字处理器，其特征是它包括中心站和远端站，所述中心站包括数字电视同步数字处理主机，数字电视同步数字处理主机包括自动增益控制电路、功分器、中心站混频器、模数转换器、基带处理单元、中心站光纤收发单元；自动增益控制电路通过功分器连接两路中心站混频器，两路中心站混频器分别通过一个模数转换器连接基带处理单元的输入端，基带处理单元的输出端连接中心站光纤收发单元；远端站包括数字电视同步数字处理从机，数字电视同步数字处理从机包括远端站光纤收发单元、基带处理单元、数模转换器、远端站混频器和合路器，所述远端站光纤收发单元连接基带处理单元的输入端，基带处理单元的输出端通过数模转换器连接远端站混频器，远端站混频器连接合路器；中心站和远端站通过信号传输链路连接。

2.根据权利要求1所述的数字电视射频同步数字处理器，其特征在于所述信号传输链路为光纤网络。

3.根据权利要求1所述的数字电视射频同步数字处理器，其特征在于所述光纤收发单元包括多组光纤收发器。

4.根据权利要求1所述的数字电视射频同步数字处理器，其特征在于所述基带处理单元为现场可编程门阵列FPGA模块或者为数字信号处理DSP模块。

5.根据权利要求1所述的数字电视射频同步数字处理器，其特征在于所述远端站还包括功放单元，功放单元连接合路器输出端，功放单元包括依次连接的小信号线性放大单元、腔体滤波器和功率放大器。