CN201909948U - 一带多成像盒芯片、成像系统及成像盒 - Google Patents

Abstract

本实用新型公开了一带多成像盒芯片、成像系统及成像盒，在现有的一带多成像盒芯片中设置其他成像盒芯片识别模块，当该一带多成像盒芯片通过串行总线接收到成像装置的呼叫时，不立即响应并进行后续所存储的信息交互，而是采用设置的其他成像盒芯片识别模块检测串行总线上是否有其他成像盒芯片响应该呼叫，如果检测到，则放弃串行总线，进入休眠状态；否则，则响应成像装置的呼叫并在后续进行该存储单元所存储的信息交互。本实用新型提供的一带多成像盒芯片可以与其他成像盒芯片同时使用分别与成像装置交互，使得成像装置能够通过串行总线接收到正确的信息。

Description

一带多成像盒芯片、成像系统及成像盒

技术领域

本实用新型涉及成像技术，特别涉及一种一带多成像盒芯片、成像系统及成像盒。

背景技术

随着成像技术的发展，类似于激光打印装置和喷墨打印装置之类的成像装置已经得到了广泛的应用。在成像过程中，成像装置的信息除了记录在成像装置中外，还记录在成像盒芯片上，该成像盒芯片可以设置在成像盒上或在安装成像盒时设置在成像装置上，一般设置在成像盒上。如图1所示，图1为现有技术的成像装置和成像盒芯片之间的通信交互示意图。其中，成像盒芯片固定在成像盒上(一般粘附在成像盒上)，该成像盒可以为填充墨水的墨水盒或填充碳粉的硒鼓，成像盒芯片的作用是控制成像盒和成像装置匹配，及在后续成像过程中信息的提供。成像盒芯片和成像装置通过成像盒芯片中的通信接口(图中未画出)进行信息交互。在成像盒芯片中，记录有关成像盒型号、颜色、记录材料容量、生产日期及制造商代码等成像盒初始信息，及在后续打印过程中得到的表征记录材料容量的数据等信息。

目前，成像盒芯片分为一带多成像盒芯片和一带一成像盒芯片，其中，一带一成像盒芯片中存储有一个成像盒的信息，用于控制一个所对应的成像盒和成像装置的匹配，一带多成像盒芯片中对应多个成像盒分别存储信息，用于同时控制多个所对应的成像盒和成像装置的匹配。以下对两个类型的成像盒芯片和成像装置的交互过程分别进行详细说明。

一带一成像盒芯片与成像装置的交互过程

一带一成像盒芯片和成像装置的交互方式一般采用串行通信方式，也就是一带一成像盒芯片和成像装置通过串行总线连接，每个一带一成像盒芯片都具有唯一的地址。当成像装置要成像时，根据一带一成像盒芯片的唯一地址通过串行总线向该一带一成像盒芯片呼叫，该一带一成像盒芯片通过串行总线接收到该呼叫时，根据从呼叫中解析地址是否为自身的地址，确定成像装置是否要和自身进行所存储的信息交互，如果是，给成像装置发送响应后，在后续周期内与成像装置进行自身所存储的信息的交互；否则，则在后续周期内睡眠，不与成像装置交互，直到成像设备重新复位或上电时，才被唤醒。

图2为现有技术的一带一成像盒芯片和成像装置通过串行总线根据一带一成像盒芯片的地址进行交互的示意图，其中，成像装置连接在串行总线上，五个一带一成像盒芯片分别连接在串行总线上，地址分别为010、011、100、101及110。在图2中，串行总线具有四条通信线，每一条通信线对于五个一带一成像盒芯片及成像装置都是公共的。四条通信线为：电压源信号线(VCC)，接地线(GND)、为成像装置及一带一成像盒芯片交互信息的双向通信数据线(I/O)及为成像装置及一带一成像盒芯片提供同步时钟的时钟信号线(CLK)。在一带一成像盒芯片和成像装置交互时，成像装置通过串行总线发送呼叫，该呼叫携带有地址，一带一成像盒芯片接收到后，根据该呼叫携带的地址识别该呼叫是否呼叫自身，如果是，通过串行总线发送响应给成像装置，后续周期通过串行总线与成像装置交互所存储的信息；否则，直接休眠，直到成像装置重新复位或上电。

一带多成像盒芯片与成像装置的交互过程

一带多成像盒芯片一般适用于多个一体式成像盒，也就是同时分别容纳多颜色墨水或多颜色碳粉的成像盒，可以实现一体式成像盒与成像装置的交互，保证成像系统的正常工作。在一带多成像盒芯片中，一体式成像盒中的各个分成像盒的信息分别存储在不同的存储单元中，每个存储单元分别具有一个地址，用于成像装置要交互不同存储单元中的信息时，通过地址访问到存储单元。由于该方案可以采用一个一带多成像盒芯片替代数个一带一成像盒芯片完成成像装置和一体式成像盒中的各个分成像盒的信息交互，节省了连续成像的成本。

图3为现有技术一带多成像盒芯片的结构示意图，包括通信接口和具有不同地址的存储单元，也就是说，该一带多成像盒芯片包括多个具有不同地址的存储单元，通过通信接口连接在串行总线上。

在图3中，一带多成像盒芯片的结构还包括控制单元，用于控制通信接口的功能执行。该一带多成像盒芯片的结构还包括供电单元，用于从通信接口获取到电能后，分别给控制单元及存储单元供电，使得这些单元可以正常工作，执行各种功能。

图4为现有技术的一带多成像盒芯片和成像装置的通信示意图，如图所示，包括：将图3所示的一带多成像盒芯片接在串行总线上，串行总线还连接有成像装置，该串行总线采用图2所示的串行总线，用于成像装置和该一带多成像盒芯片中对应的存储单元所存储的信息的交互。图5为现有技术一带多成像盒芯片在连续成像过程中的使用结构示意图，在一带多成像盒芯片使用过程中，通信接口通过串行总线接收到成像装置发送的携带地址的呼叫后，解析得到地址，按照地址确定对应的存储单元，向对应的存储单元发送呼叫，对应的存储单元识别该呼叫后，经通信接口通过串行总线向成像装置发送响应后，在后续周期内进行所存储的信息的交互。

在这个过程中，存储单元可以为可擦除的可编程存储器(EPROM)、闪存(FLASH)或铁电存储器(FRAM)，分别对应不同的地址，用于存储一体式成像盒中的各个分成像盒的信息。

当使用一体式成像盒时，会造成浪费，这是因为，一体式成像盒中的各个分成像盒中的容量不可能同时都消耗完。因此，为了节省，有些用户不希望使用一体式成像盒，而是使用分体式成像盒来分步更换掉容量已经消耗完的分体式成像盒，保留容量没有消耗完的分体式成像盒。在这种情况下，初始安装分体式成像盒时可以统一安装一个一带多成像盒芯片来完成各个分体式成像盒与成像装置的信息匹配及后续信息交互，当有初始安装的分体式成像盒中的容量消耗完后，就替换该分体式成像盒同时为替换后的分体式成像盒提供一个一带一成像盒芯片(采用的地址与替换前分体式成像盒所使用的一带多成像盒芯片存储的对应信息的存储单元地址相同)，用于该替换后的分体式成像盒与成像装置之间的信息匹配及后续交互。这种方法不会造成耗材的浪费，但是无法实现，这是因为，在串行总线上还存在一带多成像盒芯片，在该一带多成像盒芯片中还具有与该一带一成像盒芯片所采用的地址相同的存储单元，该存储单元存储着替换前分体式成像盒的信息(与替换后的分体式成像盒的信息不相同)，当该一带一成像盒芯片通过串行总线与成像装置交互信息时，由于地址相同，就会出现与一带多成像盒芯片中对应的存储单元存储的信息冲突情况，使得串行总线上传输的信息出现混乱，造成成像装置对串行总线上连接的所有成像盒芯片都无法识别。

举一个例子说明一下，图6为现有技术在串行总线上同时连接有一带一成像盒芯片及一带多成像盒芯片的结构示意图，如图所示，假设在串行总线上除了图3所示的一带多成像盒芯片外，还具有一个地址为010的一带一成像盒芯片。当成像装置通过串行总线发送携带地址为010的呼叫时，除了一带多成像盒芯片会验证通过该呼叫并发送响应后，在后续周期内发送该地址对应存储单元所存储的信息外；一带一成像盒芯片也会验证通过该呼叫并发送响应后，在后续周期内发送所存储的信息。由于一带一成像盒芯片和一带多成像盒芯片所存储的信息并不完全相同，这样，两组信息就会在串行总线上发生冲突，使得成像装置接收到一个由串行总线生成的错误信息，无法验证通过并进行后续的成像操作。

因此，为了避免上述情况的产生，目前只单独使用一带多成像盒芯片或一带一成像盒芯片，分别与成像装置进行交互，不会在串行总线上同时使用一带一成像盒芯片和一带多成像盒芯片。

实用新型内容

有鉴于此，本实用新型提供一种一带多成像盒芯片，该一带多成像盒芯片能够与其他成像盒芯片同时使用分别与成像装置交互信息。

本实用新型还提供一种成像系统，该系统能够避免在串行总线上发生信息的冲突，使得成像装置能够通过串行总线接收到正确的信息。

本实用新型还提供一种成像盒，成像装置在使用该成像盒时，能够避免在和其他成像盒芯片同时使用时串行总线上发生信息的冲突，使得成像装置能够通过串行总线接收到正确的信息。

根据上述目的，本实用新型的技术方案是这样实现的：

一种一带多成像盒芯片，包括：其他成像盒芯片识别模块、存储单元地址分配模块和具有不同地址的多个存储单元，其中，

其他成像盒芯片识别模块，用于检测串行总线上的其他成像盒芯片是否响应成像装置的呼叫，如果是，放弃串行总线；否则，响应成像装置的呼叫，将该呼叫转发给存储单元地址分配模块；

存储单元地址分配模块，用于从接收的其他成像盒芯片识别模块转发的呼叫，解析得到地址信息，确定和该地址信息对应的存储单元模块，将所确定存储单元模块中存储的信息，通过其他成像盒芯片识别模块与成像装置交互；

多个存储单元，用于分别存储对应不同成像盒的信息。

所述其他成像盒芯片识别模块检测串行总线上的其他成像盒芯片是否响应成像装置的呼叫是在成像装置检测该响应的时间前检测的；

所述其他成像盒芯片识别模块响应成像装置的呼叫是在成像装置检测是否有芯片响应的时间前响应的。

所述成像装置的呼叫为携带地址信息的呼叫信号或脉冲信号；

所述响应成像装置的呼叫为携带地址信息的呼叫响应信号或脉冲响应信号。

所述其他成像盒芯片识别模块，还用于通过串行总线接收到成像装置发送的呼叫后，在检测串行总线上的其他成像盒芯片是否响应成像装置的呼叫之前，将该呼叫转发给存储单元地址分配模块；当接收到存储单元地址分配模块发送的确认结果为是时，执行检测串行总线上的其他成像盒芯片是否响应成像装置的呼叫的过程，否则，放弃串行总线；

所述存储单元地址分配模块，还用于从接收的其他成像盒芯片识别模块转发的呼叫，解析得到地址信息，确定是否具有该地址信息的存储单元，将确认结果发送给其他成像盒芯片识别模块。

所述存储单元为电可擦除的可编程存储器EEPROM、闪存FLASH或铁电存储器FRAM；

所述串行总线为通用输入输出总线GPIO、I²C总线、单总线、串行外围设备接口SPI总线或RS232总线。

一种成像系统，包括上述的一带多成像盒芯片及成像装置，其中，

成像装置，用于通过串行总线发送呼叫，接收到响应呼叫后，通过串行总线与成像盒芯片交互所确定存储单元存储的信息。

所述成像盒芯片设置在一体式成像盒、分体式成像盒或成像装置上。

一种成像盒，在其上设置了上述的一带多成像盒芯片。

从上述方案可以看出，本实用新型提供的一带多成像盒芯片中设置其他成像盒芯片识别模块，当该一带多成像盒芯片通过串行总线接收到成像装置的呼叫时，不立即响应并进行后续所存储的信息交互，而是采用设置的其他成像盒芯片识别模块检测串行总线上是否有其他成像盒芯片响应该呼叫，如果检测到，则放弃串行总线，进入休眠状态；否则，则响应成像装置的呼叫并在后续进行该存储单元所存储的信息交互。由于本实用新型并不是一接收到成像装置的呼叫就响应，而是等待没有其他成像盒芯片响应后才响应，所以不会在串行总线上造成与其他成像盒芯片所传输的信息的冲突，可以与其他成像盒芯片同时使用分别与成像装置交互，使得成像装置能够通过串行总线接收到正确的信息。

附图说明

图1为现有技术的成像装置和成像盒芯片之间的通信交互示意图；

图2为现有技术的一带一成像盒芯片和成像装置通过串行总线根据一带一成像盒芯片的地址进行交互的示意图；

图3为现有技术一带多成像盒芯片的结构示意图；

图4为现有技术的一带多成像盒芯片和成像装置的通信示意图；

图5为现有技术一带多成像盒芯片在连续成像过程中的使用结构示意图；

图6为现有技术在串行总线上同时连接有一带一成像盒芯片及一带多成像盒芯片的结构示意图；

图7为本实用新型提供的一带多成像盒芯片；

图8为本实用新型提供的使用该一带多成像盒芯片的方法示意图；

图9为本实用新型实施例一中一带多成像盒芯片和一带一成像盒芯片通过串行总线分别交互所存储的信息的时序示意图；

图10为本实用新型提供的实施例二中I²C总线传输数据的时序图；

图11为本实用新型提供的实施例二中一带一成像盒芯片接收到呼叫信号，验证后发送响应信号的时序示意图；

图12为本实用新型提供的实施例二中一带多成像盒芯片接收到呼叫信号，验证后发送响应信号的时序示意图。

具体实施方式

为使本实用新型的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本实用新型作进一步详细说明。

从现有技术可以看出，在同一条串行总线上，造成一带多成像盒芯片所传输的信息与其他成像盒芯片所传输的信息相冲突的原因为：一带多成像盒芯片中存储单元使用了与其他成像盒芯片地址相同的地址。对于成像装置要使用的各个分体式成像盒，无论是否更换，其对应的信息所存储的地址都要相同，才能使得成像装置在成像时获取到。因此，当如下所述的情况出现时，就会在串行总线上发生同一分体式成像盒的不同信息冲突，使得成像装置接收到一个由串行总线生成的错误信息，无法验证通过并进行后续成像操作。

出现的情况：初始安装分体式成像盒时统一安装一带多成像盒芯片完成各个分体式成像盒与成像装置的信息匹配及后续交互信息，当有初始安装的分体式成像盒中的容量消耗完后，替换该分体式成像盒同时为替换后的分体式成像盒提供一个一带一成像盒芯片(采用的地址与替换前分体式成像盒所使用的一带多成像盒芯片存储的对应信息的存储单元地址相同)，用于该替换后的分体式成像盒与成像装置之间的信息匹配及后续交互信息。

为了克服上述问题，本实用新型在一带多成像盒芯片中设置其他成像盒芯片识别模块，当该一带多成像盒芯片通过串行总线接收到成像装置的呼叫时，不立即响应并进行后续所存储的信息交互，而是采用设置的其他成像盒芯片识别模块检测串行总线上是否有其他成像盒芯片响应该呼叫，如果检测到，则放弃串行总线，进入休眠状态；否则，则响应成像装置的呼叫并在后续进行该存储单元所存储的信息交互。由于本实用新型并不是一接收到成像装置的呼叫就响应，而是等待没有其他成像盒芯片响应后才响应，所以不会在串行总线上造成与其他成像盒芯片所传输的信息的冲突，可以与其他成像盒芯片同时使用分别与成像装置交互，使得成像装置通过串行总线接收到正确的信息。

本实用新型提供的一带多成像盒芯片可以适用于一体式成像盒，或多个分体式成像盒，降低成像盒芯片使用量，降低成本，环保及使用非常灵活。

本实用新型提供的一带多成像盒芯片可以设置在一体式成像盒、多个分体式成像盒或成像装置上。

图7为本实用新型提供的一带多成像盒芯片，包括：其他成像盒芯片识别模块、存储单元地址分配模块和具有不同地址的多个存储单元，其中，

其他成像盒芯片识别模块，连接到串行总线上，用于检测串行总线上的其他成像盒芯片是否响应成像装置的呼叫，如果是，放弃串行总线；否则，响应成像装置的呼叫，将该呼叫转发给存储单元地址分配模块；

存储单元地址分配模块，连接其他成像盒芯片识别模块，用于从接收的其他成像盒芯片识别模块转发的呼叫，解析得到地址信息，确定和该地址信息对应的存储单元模块，将所确定存储单元模块中存储的信息，通过其他成像盒芯片识别模块与成像装置交互；

多个存储单元，与存储单元地址分配模块连接，用于分别存储对应不同成像盒的信息。

在该实施例中，存储单元地址分配模块就相当于现有技术一带多成像盒芯片中的通信接口。

在该实施例中，其他成像盒芯片识别模块，还用于通过串行总线接收到成像装置发送的呼叫后，在检测串行总线上的其他成像盒芯片是否响应成像装置的呼叫之前，将该呼叫转发给存储单元地址分配模块；当接收到存储单元地址分配模块发送的确认结果为是时，执行检测串行总线上的其他成像盒芯片是否响应成像装置的呼叫的过程，否则，放弃串行总线；

所述存储单元地址分配模块，还用于从接收的其他成像盒芯片识别模块转发的呼叫，解析得到地址信息，确定是否具有该地址信息的存储单元，将确认结果发送给其他成像盒芯片识别模块。

在该实施例中，存储单元可以为EPROM、FLASH或FRAM。

在该实施例中，成像装置的呼叫为携带地址信息的呼叫信号或脉冲信号；

所述响应成像装置的呼叫为携带地址信息的呼叫响应信号或脉冲响应信号。

在该实施例中，所述检测串行总线上的其他成像盒芯片是否响应成像装置的呼叫是在成像装置检测该响应的时间前检测的；所述一带多成像盒芯片响应成像装置的呼叫是在成像装置检测是否有芯片响应的时间前响应的。

在该实施例中，串行总线可以为通用输入输出总线GPIO、I²C总线、单总线、串行外围设备接口(SPI)总线或RS232总线。当然，还可以包括其他类型的串行总线，这里不再限定。

在该实施例中，其他成像盒芯片识别模块是通过输入/输出接口连接到串行总线上的。

在该实施例中，该一带多成像盒芯片还包括控制单元，用于分别协调控制存储单元地址分配模块、其他成像盒芯片识别模块及输入/输出接口的功能执行。

在该实施例中，该一带多成像盒芯片还包括供电单元，用于从输入输出接口获取到电能后，分别给存储单元地址分配模块、其他成像盒芯片识别模块、控制模块和多个存储单元供电，使得这些模块可以正常工作，执行各种功能。

图8为本实用新型提供的使用该一带多成像盒芯片的方法示意图，其具体步骤为：

步骤801、一带多成像盒芯片通过串行总线接收成像装置的呼叫；

步骤802、一带多成像盒芯片检测串行总线上的其他成像盒芯片是否响应成像装置的呼叫，如果是，转入步骤803；否则，转入步骤804；

步骤803、一带多成像盒芯片放弃串行总线，进入休眠状态；

步骤804、一带多成像盒芯片从该呼叫中解析得到地址信息，确定具有该地址信息的存储单元后，将所确定存储单元存储的信息通过串行总线与成像装置交互。

在本实用新型实施例提供的方法中，成像装置的呼叫为携带地址信息的呼叫信号或脉冲信号；响应成像装置的呼叫为携带地址信息的呼叫响应信号或脉冲响应信号。

在本实用新型实施例提供的方法中，检测串行总线上的其他成像盒芯片是否响应成像装置的呼叫是在成像装置检测该响应的时间前检测的。

在本实用新型实施例提供的方法中，所述一带多成像盒芯片响应成像装置的呼叫是在成像装置检测是否有芯片响应的时间前响应的。

在本实用新型实施例提供的方法中，一带多成像盒芯片检测串行总线上的其他成像盒芯片是否响应成像装置的呼叫之前，还包括：

一带多成像盒芯片根据从该呼叫解析得到的地址信息确定是否呼叫自身，如果是，则执行检测串行总线上的其他成像盒芯片是否响应成像装置的呼叫步骤，否则，放弃串行总线。

在本实用新型实施例提供的方法中，检测串行总线上的其他成像盒芯片是否响应成像装置的呼叫的过程为：

当其他成像盒芯片响应该呼叫信号时，发送协议要求的响应信号，一带多成像盒芯片在总线上检测到协议要求的响应信号，确定是否有其他成像盒芯片响应该呼叫。

在本实用新型实施例提供的方法中，检测串行总线上的其他成像盒芯片是否响应成像装置的呼叫的过程还可以为：

当其他成像盒芯片响应该呼叫信号时，发送一个低电平响应信号或高电平响应信号，一带多成像盒芯片在总线上检测到该低电平响应信号或高电平响应信号，确定是否有其他成像盒芯片响应该呼叫。

在本实用新型实施例提供的方法中，存储单元为电可擦除的可编程存储器EEPROM、FLASH或FRAM，当然，还可以为其他类型的存储器，这里不再限定。

所述串行总线为GPIO、I²C总线、单总线、SPI总线或RS232总线，当然，还可以为其他类型的串行总线，只要可以在成像设备与一带多成像盒芯片之间交互信息即可，这里不限定。

在本实用新型提供的一带多成像盒芯片及成像方法中，设定的成像装置检测该响应的时间一般为一个～数个时钟周期，可以根据其他成像盒芯片的响应速度灵活设置，为了避免误检测，可以设置的大一些，但是不能超过成像设备接收响应的时间点。

本实用新型还提供一种成像系统，包括上述的一带多成像盒芯片及成像装置，其中，成像盒芯片，用于通过串行总线接收成像装置的呼叫，检测串行总线上的其他成像盒芯片是否响应成像装置的呼叫，如果是，放弃串行总线；否则，从该呼叫中解析得到地址信息，确定具有该地址信息的存储单元后，响应该呼叫，并将所确定存储单元存储的信息通过串行总线与成像装置交互；成像装置，用于通过串行总线发送呼叫，接收到响应呼叫后，通过串行中心与成像盒芯片交互所确定存储单元存储的信息。

在该系统中，所述成像盒芯片设置在一体式成像盒、分体式成像盒或成像装置上。

本实用新型还提供一种成像盒，在其上设置了上述的一带多成像盒芯片。

举两个具体实施例进行详细说明。

实施例一

在串行总线上接入一个一带多成像盒芯片，一个一带一成像盒芯片及成像装置，其中，一带多成像盒芯片中的一个存储单元地址与一带一成像盒芯片的地址相同。在成像装置发出地址信息后的第一个时钟周期内，成像装置在时钟信号的下降沿发出呼叫信号，在时钟信号的上升沿接收响应信号后，在下一个时钟周期内交互成像盒的信息。

图9为本实用新型实施例一中一带多成像盒芯片和一带一成像盒芯片通过串行总线分别交互所存储的信息的时序示意图，如图所示：

成像装置通过串行总线发送携带地址的信息后，在发地址的最后一个时钟信号的下降沿A位置上，发出呼叫信号，一带一成像盒芯片及一带多成像盒芯片都接收到该呼叫信号。在一带多成像盒芯片在设定的成像装置检测该响应的时间E前检测串行总线上是否有其他成像盒芯片响应该呼叫信号的同时，一带一成像盒芯片根据该呼叫信号携带的地址确定是否为呼叫自身的信号，如果是，在位置A延迟一段时间的位置B，一带一成像盒芯片通过串行总线发送响应信号(图中表示为低电平信号)，如果否，则放弃串行总线，休眠。在设定的成像装置检测该响应的时间E点前的C点，一带多成像盒芯片检测串行总线上有其他成像盒芯片响应该呼叫信号，就放弃该串行总线，休眠；否则，当设定的成像装置检测该响应的时间前，也就是位置C延迟一段时间的位置D，通过串行总线发送响应信号(图中表示为低电平信号)。

在这个过程中，由于成像装置在下一个时钟信号的上升沿，也就是位置E接收响应信号，所以不会影响成像装置的响应信号接收及后续时钟周期的信息交互，一带多成像盒芯片就是利用成像装置在发送呼叫信号和接收响应信号之间的时间差实现对串行总线上是否有其他成像盒芯片响应该呼叫信号的检测的。

实施例二

在串行总线上接入一个一带多成像盒芯片，一个一带一成像盒芯片及成像装置，其中，一带多成像盒芯片中的一个存储单元地址与一带一成像盒芯片的地址相同。串行总线使用I²C总线，I²C总线有两条信号线组成，由时钟信号线(SCL，Serial Clock)和数据信号线(SDA，Serial Data)构成的串行总线。当SCL为高电平时，SDA从高电平向低电平切换，SDA开始传输信号。当SCL由低电平向高电平切换时，就表示停止传输信号，SDA不再传输信号。如图10所示的I²C总线传输数据的时序图。

成像装置发送的携带地址的呼叫信号及后续交互的信息通过SDA传输，必须是8位数据，但是每次传输的数据量不受限制。在传输过程中，每个字节后必须在时钟的第9个脉冲期间接收芯片下拉SDA，也就是使得SDA为低电平表示接收到数据。这里，仅仅在最初的地址信息发过后的第一个响应信号时由一带一成像盒芯片发送响应信号表示成功接收到呼叫信号，如图11所示的一带一成像盒芯片接收到呼叫信号，验证后发送响应信号的时序示意图。一带一成像盒芯片及一带多成像盒芯片都接收到该呼叫信号，在设定的成像装置检测该响应的时间前，一带多成像盒芯片检测串行总线上有其他成像盒芯片响应该呼叫信号，就放弃该串行总线，休眠；否则，在设定的成像装置检测该响应的时间前，也就是位置A，通过串行总线发送响应信号(图中表示为低电平信号)，如图12所示的一带多成像后盒芯片接收到呼叫信号，验证后发送响应信号的时序示意图。

以上两个具体实施例主要叙述了本实用新型采用不同串行总线时避免在串行总线上发生信息的冲突，使得成像装置能够通过串行总线接收到正确的信息的过程，但是本实用新型采用的串行总线并不限定于此，还可以包括其他类型的串行总线，这里不再赘述。

以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型保护的范围之内。

Claims (5)

1.一种一带多成像盒芯片，其特征在于，包括：其他成像盒芯片识别模块、存储单元地址分配模块和具有不同地址的多个存储单元，其中，

其他成像盒芯片识别模块，用于检测串行总线上的其他成像盒芯片是否响应成像装置的呼叫，如果是，放弃串行总线；否则，响应成像装置的呼叫，将该呼叫转发给存储单元地址分配模块；

存储单元地址分配模块，用于从接收的其他成像盒芯片识别模块转发的呼叫，解析得到地址信息，确定和该地址信息对应的存储单元模块，将所确定存储单元模块中存储的信息，通过其他成像盒芯片识别模块与成像装置交互；

多个存储单元，用于分别存储对应不同成像盒的信息。

2.如权利要求1所述的一带多成像盒芯片，其特征在于，所述存储单元为电可擦除的可编程存储器EEPROM、闪存FLASH或铁电存储器FRAM；

所述串行总线为通用输入输出总线GPIO、I²C总线、单总线、串行外围设备接口SPI总线或RS232总线。

3.一种成像系统，其特征在于，包括权利要求1～2任一所述的一带多成像盒芯片及成像装置，其中，

成像装置，用于通过串行总线发送呼叫，接收到响应呼叫后，通过串行总线与成像盒芯片交互所确定存储单元存储的信息。

4.如权利要求3所述的成像系统，其特征在于，所述成像盒芯片设置在一体式成像盒、分体式成像盒或成像装置上。

5.一种成像盒，其特征在于，在其上设置了权利要求1～2任一所述的一带多成像盒芯片。 

Images