CN201608779U - 一种便携式可见光ccd成像系统 - Google Patents

Abstract

一种便携式可见光CCD成像系统，包括垂直时序驱动器、CCD成像芯片、成像模拟前端处理器、FPGA和USB协议芯片，FPGA控制成像模拟前端处理器产生用于驱动CCD成像芯片输出的水平时序驱动信号和垂直时序驱动信号，CCD成像芯片将成像目标的光信号转化为电信号并在水平时序驱动信号和垂直时序驱动信号的控制下变成幅度不等的模拟电压信号，模拟电压信号由成像模拟前端处理器转化为数字图像信号，数字图像信号进入FPGA中进行图像处理，最终通过USB协议芯片实现与PC机的连接。本实用新型利用USB总线和FPGA可编程技术实现了高可靠低成本、快速灵活的CCD成像系统开发平台，该系统实时性好、可靠性高、成本低、灵活性高、便于扩展应用。

Description

一种便携式可见光CCD成像系统

技术领域

本实用新型涉及一种CCD成像系统，尤其涉及一种便携式可见光CCD成像系统。

背景技术

随着芯片、图像处理、电路集成化、CCD等技术的进步，电视制导取得突破性进展，在精确制导领域，电视制导已被公认为是成熟的技术。电视制导中主要的是成像系统，目前CCD成像系统的开发需要较多专业知识和较强的专业背景，开发时间和周期较长，存在以下几点不足：(1)CCD要能正常工作必须为其提供驱动时序，CCD芯片种类繁杂，CCD驱动信号多样、复杂，需要多种电压的驱动，而且不同厂家、不同型号的CCD对驱时序有不同要求。(2)现有的部分CCD成像系统采用分立元件构建，集成度不高，方案不够灵活。(3)目前的图像数据输出格式不统一，常常需要为不同的数据输出格式配置不同的数据接口，不便于和图像处理系统间的连接。

实用新型内容

本实用新型的技术解决问题是：克服现有技术的不足，提供一种便携式可见光CCD成像系统，该系统实时性好、可靠性高、成本低、灵活性高、便于扩展应用。

本实用新型的技术解决方案是：一种便携式可见光CCD成像系统，包括垂直时序驱动器、CCD成像芯片、成像模拟前端处理器、FPGA和USB协议芯片，FPGA控制成像模拟前端处理器产生用于驱动CCD成像芯片输出的水平时序驱动信号和垂直时序驱动信号，其中水平时序驱动信号直接控制CCD成像芯片，垂直驱动信号通过垂直时序驱动器控制CCD成像芯片，CCD成像芯片将成像目标的光信号转化为电信号，CCD成像芯片在水平时序驱动信号和垂直时序驱动信号的控制下将CCD成像芯片中每一个像素的电信号逐行依次移出变成幅度不等的模拟电压信号，模拟电压信号由成像模拟前端处理器转化为数字图像信号，数字图像信号进入FPGA中进行图像处理，经过图像处理后的数字图像信号通过USB协议芯片实现与PC机的连接。

所述的CCD成像芯片采用ICX285AL型CCD图像传感器。

所述的成像模拟前端处理器采用AD9995型CCD信号处理器。

所述的FPGA采用Xilinx公司的XC2S400E型FPGA芯片。

所述的USB协议芯片采用Cypress公司的CY7C68013A型芯片。

本实用新型与现有技术相比的优点在于：本实用新型利用USB总线和FPGA可编程技术实现了高可靠低成本、快速灵活的CCD成像系统开发平台，采用高速USB2.0总线技术采集图像数据，运用相关双采样(CDS)滤除信号中的相关噪声，具有集成度高、灵活性好、便于移植、数据传输速度快等特点，该系统实时性好、可靠性高、成本低、灵活性高、便于扩展应用。

附图说明

图1为本实用新型的系统组成图；

图2为本实用新型中CCD成像芯片内部原理图；

图3为本实用新型中成像模拟前端处理器的内部结构图；

图4为本实用新型中FPGA的功能框图。

具体实施方式

下面结合附图和具体实施例对本实用新型做进一步详细的说明：

如图1所示，本实用新型的可见光CCD成像系统包括垂直时序驱动器、CCD成像芯片、成像模拟前端处理器、FPGA和USB协议芯片，成像模拟前端处理器产生CCD成像芯片所需的水平时序驱动信号，并通过垂直时序驱动器产生CCD芯片所需的垂直时序驱动信号，空间目标经光学镜头成像在CCD的光敏元件阵列上，通过CCD内部光电转换将光信号转化为电信号，当对CCD芯片施加特点的脉冲序列(水平时序和垂直时序)时，CCD内每一个像素的电荷信号将被逐行依次移出，经放大后变成幅度不等的模拟电压信号，这些模拟电压信号被送至成像模拟前端处理器中转化为数字图像信号，数字图像信号经过FPGA处理(去除光黑象元和哑象元、图像区域分割等)后送至USB协议芯片，最终实现和PC机的无缝连接，或者通过LVDS接口送由其他图像信息处理系统进行图像处理。

其中，CCD是图像产生部件，在水平驱动信号和垂直驱动信号的联合作用下，输出代表图像的模拟电压信号。

成像模拟前端处理器的主要功能是产生水平时序驱动信号和垂直时序驱动信号，对输入的CCD模拟电压信号进行相关双采样(CDS)和增益放大(GainAmplifier)，并进行AD转换，最终输出数字形式的图像信号。模拟成像前端处理器可由多个器件完成，也可由高集成度的单个器件完成。本方案中采用高集成度单芯片方案。

FPGA是整个CCD成像系统的核心之一，不但要完成数字图像数据的接收、预处理、还要实现与USB协议芯片的接口，以及与其他图像信息处理系统之间的接口。由于FPGA的高度灵活性，可独立实现多种接口形式，如SPI、LVDS、RS422等，从而实现与不同类型处理系统间的数据交互。

USB协议芯片支持三种传输速率，分别是1.5Mbps、12Mbps和480Mbps，分别对应于低速、全速和高速模式。高速图像采集要求CCD驱动频率较高，读出速度快，数据量大，处理复杂，因此选择USB总线高速传输(480Mbps)模式，但同时必须考虑PCB板级高速差分布线难题，通过合理的元器件布局和最佳的布线方式，满足高速状态下的电磁兼容性要求。

PC是图像数据的最终流向，PC机上需安装相应的USB驱动程序，运行USB应用程序，接收CCD图像数据，并借助PC机强大的处理能力，对图像进行存储、处理等多类型操作。

根据系统功能的整合与拆分，对于本方案可有多种实施方法，其中一种实施例为：

本实用新型的特点之一在于灵活性和通用性，因此CCD芯片的选择并非本方案重点，在已完成的试验方案中，CCD芯片选择SONY公司的逐行扫描CCD图像传感器ICX285AL。该CCD图像传感器具有高敏感率和低漏光率，1/15秒内可完成所有像素的扫描输出。总像素数为1434×1050，有效像素为1360×1024，最大水平驱动频率28.64MHz。CCD的内部结构如图2所示，可以看出，在垂直驱动脉冲(V_φ1、V_φ2A、V_φ2B等)作用下，像素电荷从垂直寄存器(Vertical Register)逐行下移至水平寄存器(Horizontal Register)，在水平驱动脉冲作用下，逐个从V_out端移出。

成像模拟前端处理器选择ADI公司的高集成度12bit CCD信号处理器AD9995。该芯片的最大优势是其可编程性及由此带来的灵活性，可与多种CCD芯片相连。如图3所示，AD9995可实现多种功能：接收微弱的模拟信号(来自CCDIN端)进行相关双采样、可变增益控制、12bit的AD转换，最终输出12bit数字信号。与此同时，还可以产生水平驱动信号和垂直时序信号，只需要外接一个垂直驱动器，就可以产生CCD芯片所需的所有水平/垂直驱动信号。AD9995具有SPI接口，外部控制器(MCU或可编程器件等，本例中是FPGA)通过SPI对其内部寄存器进行写入，根据这些写入值，AD9995产生相应水平/垂直驱动脉冲信号，并完成CDS、AD转换等相关操作。

AD9995与后端数字预处理电路(本例中是FPGA)的接口主要是DOUT、HD、VD和DCLK。其中DOUT是12bit数据线，输出表示每一个像元的灰度值。DCLK是像素时钟，在每一个DCLK的上升沿输出一个像素。VD和HD则分别表示每一帧和每一行图像的起始位置，根据这两个信号，可对AD9995输出的图像数据进行行、场判断、裁剪等操作。由于ICX285AL内部除了有效像素之外，还有光黑象元和哑象元，因此，根据VD和HD就可以剔除这些无效像元。

垂直驱动器实现给AD9995输出垂直时序信号的驱动功能，选用SONY公司的单芯片6通道CCD垂直时钟驱动器CXD3400N，与CCD和AD9995之间采用硬连线方式实现，不具备可编程性，较为简单，这里不再赘述。

FPGA是本方案实现灵活性的核心，选用Xilinx公司SPARTAN II-E系列的XC2S400E，内部有10800个逻辑单元，153600bits分布式RAM，160KbitsBlock RAM。通过VHDL语言编程，FPGA实现4部分功能：

a.SPI接口。SPI接口主要负责对AD9995编程，通过设置AD9995中的寄存器产生水平和垂直驱动信号。如果编程(设置)对象芯片的接口改变，通过VHDL语言编程也便于实现。

b.FIFO接口。FIFO接口分为FIFO本身和FIFO控制电路。FIFO接收AD9995输出的图像数据，根据数据速率调整FIFO。FIFO控制电路根据VD、HD和DCLK信号，有选择的控制FIFO接收数据。FIFO可采用Xilinx ISE中自带的宏模块实现，也可通过VHDL编程实现。

c.LVDS接口。LVDS是目前常用的图像处理系统与图像采集系统之间的接口形式之一。SPARTAN II-E本身支持LVDS差分电气接口，因此可以较为方便的实现。本例中LVDS接口主要实现并行数据和差分串行数据之间的转换。

d.USB控制电路。FIFO接收到的数据分为两路，一路是LVDS，另一路则传至USB协议芯片。USB控制电路也是FPGA内的核心模块，下面结合USB协议芯片再详细论述。

USB协议芯片负责并行数据和USB协议信号之间的转化，同时具有缓冲存储功能，可实现不同速率的数据发送端和数据接收端的匹配。

USB协议芯片选择Cypress公司的CY7C68013A，该芯片集成了增强型8051微控制器、USB2.0收发引擎、16KB的片内RAM、4KB的FIFO、GPIF接口等。USB收发引擎与USB总线的D+、D-引脚相连，负责编/解码串行数据和检错、及USB协议中其他的信令级操作，最终与USB Interface进行并行数据交互。8051内核的作用有两方面：一方面是通过控制端点(EP0)响应主机请求来实现高层USB协议，另一方面是作为通用CPU使用。4KB的FIFO是为了匹配不同设备间的USB传输速度，可配置成不同模式，以平滑带宽抖动。本例中配置为4个1024字节的FIFO。USB(Universal Serial Bus)总线协议是以Intel为主，多家公司共同制定的串行接口标准。可把多达127个外设同时联到系统上，允许外设在主机和其它外设工作时进行连接、配置、使用及移除即所谓的即插即用Plug&Play。同时由于采用了差分收发模式，具有高抗电磁干扰性，适合高噪声环境高。USB总线位速率最高可达480Mbps，适合高速控制，而且USB总线已成为市场标准，便于和不同的系统进行集成开发，具有良好的可扩展性和经济性。

通用可编程接口(General Programmable Interface，GPIF)作为内部master，可直接与FIFO相连，并提供可编程的接口时序，从而可以和外部DSP、ASIC等进行无缝连接，并且支持很多通用总线标准，包括ATA、UTOPIA、EPP和PCMCIA。

CY7C68013A与外部进行数据交换有三种模式，分别是端口模式、GPIF模式和Slave FIFO模式。其中端口模式由于数据率太低不予考虑。GPIF模式中GPIF模块作为数据传输的master，在此模式下，外部设备作为slave，GPIF模块从外设读取或向外设写入数据。对于CCD图像采集系统，数据是不间断的主动输入，USB芯片只是被动接收，因此本例中选择SlaveFIFO模式，CY7C68013A提供接口信号：SLWR，SLRD，SLOE，SLCS，PKTEND，FIFOAD R[1:0]为输入信号。FLAGA，FLAGB，FLAGC，FLAGD是输出信号表示FIFO的状态。由FPGA充当主控器，对4KB的FIFO进行读写。

实验结果：运用本例方案构建的实验平台，搭配光学镜头，完成了CCD图像的实时采集，图像大小512pixel×512pixel，图像传输速率达到120Mbps以上，帧频15f/s。

本实用新型未详细描述内容为本领域技术人员公知技术。

Claims (5)

1.一种便携式可见光CCD成像系统，其特征在于：包括垂直时序驱动器、CCD成像芯片、成像模拟前端处理器、FPGA和USB协议芯片，FPGA控制成像模拟前端处理器产生用于驱动CCD成像芯片输出的水平时序驱动信号和垂直时序驱动信号，其中水平时序驱动信号直接控制CCD成像芯片，垂直驱动信号通过垂直时序驱动器控制CCD成像芯片，CCD成像芯片将成像目标的光信号转化为电信号，CCD成像芯片在水平时序驱动信号和垂直时序驱动信号的控制下将CCD成像芯片中每一个像素的电信号逐行依次移出变成幅度不等的模拟电压信号，模拟电压信号由成像模拟前端处理器转化为数字图像信号，数字图像信号进入FPGA中进行图像处理，经过图像处理后的数字图像信号通过USB协议芯片实现与PC机的连接。

2.根据权利要求1所述地一种便携式可见光CCD成像系统，其特征在于：所述的CCD成像芯片采用ICX285AL型CCD图像传感器。

3.根据权利要求1所述地一种便携式可见光CCD成像系统，其特征在于：所述的成像模拟前端处理器采用AD9995型CCD信号处理器。

4.根据权利要求1所述地一种便携式可见光CCD成像系统，其特征在于：所述的FPGA采用Xilinx公司的XC2S400E型FPGA芯片。

5.根据权利要求1所述地一种便携式可见光CCD成像系统，其特征在于：所述的USB协议芯片采用Cypress公司的CY7C68013A型芯片。

Images