CN201467119U - 新航行收发信机 - Google Patents

Abstract

本实用新型的新航行收发信机，涉及电子通信领域，旨在解决传统收发信机存在的数字化程序低、可靠性低、、体积大、抗干扰能力差、灵敏度低等的技术问题。本实用新型由数字信号处理模块21、发射通道模块23、接收通道模块25、本振模块24、自检及检波模块22、功放模块26及电源构成，其中电源、发射通道模块23、接收通道模块25和数字信号处理模块21分装在独立腔体内。本实用新型适用于航空系统的收发信机。

Description

新航行收发信机

技术领域

本实用新型涉及电子通信领域，特别是一种用于航空系统的收发信机。

背景技术

收发信机主要负责完成对收发信号的频率变换与处理等工作，其是航空通信系统的重要组成部分，其工作原理是将先将源信号为中频信号变频到发射频率，之后进行放大、滤波处理后送至功放电路，经功放再放大与滤波后通过上下行天线进行射频发射；对于接收到的射频信号，先进行滤波、变频到中频后，再进行解调处理。

现有的收发信机主要存在如下技术问题：

1.数字化程序低，可靠性低，性能指标不能满足新航行系统的发展需要；

2.集成化程序低、体积大；

3.抗干扰能力差；

4.灵敏度低、抗频偏功能差。

发明内容

本实用新型旨在解决传统收发信机存在的数字化程序低、可靠性低、、体积大、抗干扰能力差、灵敏度低等的技术问题，以提供一种高集成、高数字、高可靠性性、体积小、抗干扰能力强、灵敏度低高、适应性好的收发信机。

本实用新型的目的是通过以下技术方案实现的。

本实用新型的新航行收发信机，由数字信号处理模块21、发射通道模块23、接收通道模块25、本振模块24、自检及检波模块22、功放模块26及电源构成，其中电源、发射通道模块23、接收通道模块25和数字信号处理模块21分装在独立腔体内；接收通道模块25的低噪声放大器1输入端与外部射频信号源相连，其输出端与光耦合器2的输入端相连，光耦合器2的输出端顺次串接带通滤波器后与下混频器3的一个输入端相连，下混频器3的另一个输入端与本振4相连，其中频输出端顺次串接放大器5、声表滤波器6、放大器7、声表滤波器8后与AD转换器9的输入端相连，AD转换器9的输出端与数字信号处理模块21的高速A/D变换器输入端相连接，高速A/D变换器的输出端与数字信号处理器FPGA的输入端相连接，数字信号处理器FPGA的输出端顺次串接直接数字式频率合成器11、低通滤波器12、放大器13、声表滤波器14后与上混频器15的一个输入端相连，上混频器15的另一个输入端与本振4相连，其输出端串接滤波器、放大器16、发射通道开关17后与功放模块26的第一级放大器18的输入端相连，第一级放大器18的输出端串接第二级放大器19后与环形器27的输入端相连，环形器27连接开关20，单刀双掷开关20与上下行天线30相连接；第二级放大器19与环形器27输入端之间、环形器27与开关20之间分别耦合连接自检及检波模块22的检波器的输入端，检波器的输出端与数字信号处理模块21的数字信号处理器FPGA的输入端相连接。

本实用新型的新航行收发信机，其中所述的本振模块24采用PLL电路结构，并使用集成压控振荡器的锁相芯片.

本实用新型的新航行收发信机，其中所述的放大器7为对数放大器。

本实用新型的新航行收发信机，其中所述的独立腔体顶部均设有独立盖板，其它腔体与前述独立腔体之上另设有一块封装顶板。

本实用新型新航行收发信机的有益效果：

1.集成度高、体积小、功能全、高稳定性、高灵敏度、功耗小、收发一体；

2.使用数字的方式进行调制和解调，集成度高，系统更加的稳定；

3.具有上下天线的设计，能够保证整个飞机的立体方位的全面覆盖，保证了飞机的安全；

4.本振泄漏小，这个可以使系统对其它系统的干扰很小，同时，其它系统对于本系统的干扰也较小；

5.动态范围大，接收灵敏度高，这样能够满足更远飞机的通讯要求；

6.适应性好，对于一定频偏的频率也能够正确的接收，可以与同类的产品进行通讯，而不需要进行任何的更改。

附图说明

图1本实用新型的电路原理图

图2本实用新型的模块逻辑流程图

图中标号说明：1低噪声放大器、2光耦合器、3下混频器、4本振、5放大器、6声表滤波器、7放大器、8声表滤波器、9AD转换器、11直接数字式频率合成器、12低通滤波器、13放大器、14声表滤波器、15上混频器、16放大器、17发射通道开关、18第一级放大器、19第二级放大器、20单刀双掷开关、21数字信号处理模块、22自检及检波模块、23发射通道模块、24本振模块、25接收通道模块、26功放模块、27环形器、30上下行天线

具体实施方式

本实用新型详细结构、应用原理、作用与功效，参照附图1-2，通过如下实施方式予以说明。

参阅图1-2所示，本实用新型的新航行收发信机，由数字信号处理模块21、发射通道模块23、接收通道模块25、本振模块24、自检及检波模块22、功放模块26及电源构成，其中电源、发射通道模块23、接收通道模块25和数字信号处理模块21分装在独立腔体内；接收通道模块25的低噪声放大器1输入端与外部射频信号源相连，其输出端与光耦合器2的输入端相连，光耦合器2的输出端顺次串接带通滤波器后与下混频器3的一个输入端相连，下混频器3的另一个输入端与本振4相连，其中频输出端顺次串接放大器5、声表滤波器6、放大器7、声表滤波器8后与AD转换器9的输入端相连，AD转换器9的输出端与数字信号处理模块21的高速A/D变换器输入端相连接，高速A/D变换器的输出端与数字信号处理器FPGA的输入端相连接，数字信号处理器FPGA的输出端顺次串接直接数字式频率合成器11、低通滤波器12、放大器13、声表滤波器14后与上混频器15的一个输入端相连，上混频器15的另一个输入端与本振4相连，其输出端串接滤波器、放大器16、发射通道开关17后与功放模块26的第一级放大器18的输入端相连，第一级放大器18的输出端串接第二级放大器19后与环形器27的输入端相连，环形器27连接开关20，单刀双掷开关20与上下行天线30相连接；第二级放大器19与环形器27输入端之间、环形器27与开关20之间分别耦合连接自检及检波模块22的检波器的输入端，检波器的输出端与数字信号处理模块21的数字信号处理器FPGA的输入端相连接.

数字信号处理模块21：由高速A/D变换器、数字信号处理器组成。A/D变换将中频信号采样，得到14bit的数据。数字信号处理由超大规模FPGA实现，它将数字中频信号实时处理。

接收通路模块25：在射频接收通路上采用一级低噪声放大器1(ATF54143)实现低噪声放大电路设计。在后级链两级光耦合器2(MAG86563)和带通滤波器后与本振4(868MHz)下混频(ADE-11X)产生110MHz中频信号。对中频信号首先进行低通滤波，其次用ERA-3SM放大，最后用声表滤波器滤波后再用对数放大器(AD8309)进行限幅放大，使输出信号的幅度在整个接收信号的动态范围内保持基本一致。对限幅放大后的中频信号再次用声表滤波器进行滤波后变压器转成差分信号用AD(AD9245)采样并进行综合处理。

发射通路模块23：用380MHz信号作为AD9954的参考源产生110MHz CPFSK调制信号，通过低通滤波器后用两级ERA-3SM放大和两级声表滤波器滤波后与本振4(868MHz)上混频(ADE-11X)得到978MHz的发射信号进行滤波放大(ERA-51SM)，通过HMC349单刀双掷开关(其中之一作为自检信号)后再进行滤波放大(ERA-51SM)送给功率放大链路。

功放模块26：第一级是AH118，第二级是MWE6IC9100，后通过环行器进入上下行天线30前的单刀双掷开关20，送给天线的发射功率为47.5dBm±0.5dB。

本振模块24：通过PLL结构来实现。为了减小整机的体积和重量，选用了集成压控振荡器的锁相芯片。参考源选用20MHz的温补晶振(CFPT-141)功分两路分别作为ADF4360-3和ADF4360-8的参考信号进行锁相。

其中，用ADF4360-3来产生868MHz本振信号，放大后(ERA-3SM)送给三路等分功分器(SCN-3-13)功分，其中一路作为本检信号，另外两路分别进行放大(ERA-3SM)和高通滤波后约7dBm送给接收和发射通路作本振信号。另外，用ADF4360-8来产生380MHz的信号进行放大和低通滤波后送给DDS(AD9954)作参考信号。

自检及检波模块(22)：其系统自检部分通过发射通道开关17(HMC349)的切换来完成发射信号功率耦合到发射端口，进入接收通道，实现系统的自发自收功能，从而检测系统是否在正常工作状态(除功放外)。

检波主要分为发射功率的检波和反射功率的检波。

发射功率的检波用来确定发射通道是否处于正常工作状态。它的实现是通过在环行器27前耦合部分功率到检波器(AD8313)来实现。反射功率检测是在环行器27后单刀双掷开关20前的位置耦合部分功率来实现。驻波的检测是通过对发射功率和反射功率的一定的数学运算来实现，从而确定系统是否与天线处于匹配状态。

结构部分设计：将电源、发射通道、接收通道、综合处理机部分等的设计尽量相互隔开，制作在不同的PCB上，分装在腔体的各个小腔体里。使整个高频部分与低频部分完全分开，这样可以避免各功能电路相互干扰，各个小腔体单独用小盖板进行屏蔽，上面再加一块大盖板屏蔽达到较好的效果。

以下以具体实现过程对本实用新型作进一步说明：

天线30接收下来的信号经过环行器27送到接收机，首先通过隔离器和限幅器，送入低噪声放大器1放大。限幅器起保护低噪声放大器1的作用，环形器27的作用是隔离限幅器的反射和对收发进行隔离。放大后的信号进入射频滤波器2，滤除杂波。经过滤波后的高频信号与本振4信号混频、滤波，得到110MHz的中频信号。中频信号经过限幅放大和滤波处理后，送入数字信号处理器FPGA，进行数字解调，然后输出解调数据。

系统开启后，配置DDS(直接数字式频率合成器)11工作在CPFSK的模式，配置完成后；从低频接口上接收基带信号和发射框架，设置DDS进行CPFSK调制，设置功放进行AM调制；DDS调制输出的CPFSK信号，通过声表滤波14后，放大，然后混频到978M，又经过滤波，放大，自检开关，滤波，放大，最后送到功放进行放大，经过环形器27输出。

数字中频解调由高速A/D变换器、数字信号处理器FPGA组成。A/D变换将中频信号采样，得到14bit的数据。数字信号处理由超大规模FPGA实现，它将数字中频信号实时处理。

控制电路的功能主要是完成系统的自检，系统的收发转换，和功放的控制。

抗烧毁的实现，系统需要实现≥40dBm的抗烧毁保护能力，在接收端设计三级限幅电路来实现。三级限幅电路分别采用MACOM公司的MA4L022、MA4L011限幅二极管进行限幅，其中第一级采用MA4L022，第二级和第三级均采用MA4L011。首先，采用MA4L022在10W输入功率时能将其限幅至21dBm，MA4L011分别能在21dBm输入信号时，将输出信号限幅至12dBm，在12dBm时将其限幅至9dBm以下，LNA的输入功率最大为10dBm，这样，限幅器能够满足系统要求。

由上可见，采用本实用新型的新航行收发信机，具有集成度高、体积小、功能全、高稳定性、高灵敏度、功耗小、收发一体；集成度高，系统更加的稳定；保证整个飞机的立体方位的全面覆盖；系统对其它系统干扰小，并具备自身的强抗干扰能力；动态范围大，接收灵敏度高；适应性好等诸多优点。

Claims (4)

1.一种新航行收发信机，其特征在于：由数字信号处理模块(21)、发射通道模块(23)、接收通道模块(25)、本振模块(24)、自检及检波模块(22)、功放模块(26)及电源构成，其中电源、发射通道模块(23)、接收通道模块(25)和数字信号处理模块(21)分装在独立腔体内；接收通道模块(25)的低噪声放大器(1)输入端与外部射频信号源相连，其输出端与光耦合器(2)的输入端相连，光耦合器(2)的输出端顺次串接带通滤波器后与下混频器(3)的一个输入端相连，下混频器(3)的另一个输入端与本振(4)相连，其中频输出端顺次串接放大器(5)、声表滤波器(6)、放大器(7)、声表滤波器(8)后与AD转换器(9)的输入端相连，AD转换器(9)的输出端与数字信号处理模块(21)的高速A/D变换器输入端相连接，高速A/D变换器的输出端与数字信号处理器FPGA的输入端相连接，数字信号处理器FPGA的输出端顺次串接直接数字式频率合成器(11)、低通滤波器(12)、放大器(13)、声表滤波器(14)后与上混频器(15)的一个输入端相连，上混频器(15)的另一个输入端与本振(4)相连，其输出端串接滤波器、放大器(16)、发射通道开关(17)后与功放模块(26)的第一级放大器(18)的输入端相连，第一级放大器(18)的输出端串接第二级放大器(19)后与环形器(27)的输入端相连，环形器(27)连接开关(20)，单刀双掷开关(20)与上下行天线(30)相连接；第二级放大器(19)与环形器(27)输入端之间、环形器(27)与开关(20)之间分别耦合连接自检及检波模块(22)的检波器的输入端，检波器的输出端与数字信号处理模块(21)的数字信号处理器FPGA的输入端相连接。

2.如权利要求1所述的新航行收发信机，其特征在于：所述的本振模块(24)采用PLL电路结构，并使用集成压控振荡器的锁相芯片。

3.如权利要求1所述的新航行收发信机，其特征在于：所述的放大器(7)为对数放大器。

4.如权利要求1所述的新航行收发信机，其特征在于：所述的独立腔体顶部均设有独立盖板，其它腔体与前述独立腔体之上另设有一块封装顶板。

Images