CN201336657Y

CN201336657Y - 一种基于fpga的多功能切换装置

Info

Publication number: CN201336657Y
Application number: CNU2008202315824U
Authority: CN
Inventors: 周春雷; 刘兴华
Original assignee: DALIAN KEDI VIDEO TECHNOLOGY Co Ltd
Current assignee: DALIAN KEDI VIDEO TECHNOLOGY Co Ltd
Priority date: 2008-12-09
Filing date: 2008-12-09
Publication date: 2009-10-28
Anticipated expiration: 2018-12-09

Abstract

本实用新型涉及一种基于FPGA的多功能切换装置，由输入均衡电路、FPGA切换电路、分配放大输出电路和控制CPU组成。其中输入均衡电路连接到FPGA切换电路，FPGA切换电路连接到分配放大输出电路，控制CPU与FPGA切换电路连接。信号输入/输出路数可根据实用需要增加至64路，其对应的输入均衡电路/分配放大输出电路相应增加，切换装置规模可从2×1扩展到64×64。本实用新型的有益效果是：解决了数字矩阵只能使用价格昂贵、功能单一的专用切换芯片的弊端；实现了由FPGA芯片完成数字信号切换功能、控制数据读出功能、Monitor监视功能、并、串行控制方式选择功能和多路输出功能，解决了信号电平匹配、串扰问题。

Description

一种基于FPGA的多功能切换装置

技术领域

本实用新型属于电子信息领域中的视音频技术领域，涉及一种基于FPGA的多功能切换装置。

背景技术

目前国内外的数字矩阵设计基本上都是采用专用数字切换芯片的设计方法，这种方法的缺点是：专用芯片价格昂贵，功能单一，只能用作切换。虽然通用芯片价格相对便宜，而且具备可定制功能，但是，在所有通用芯片的IP库中，并没有具备数字矩阵切换功能的IP核，也没有对应于SDI、ASI信号的匹配电路。

本实用新型的背景技术是：基于FPGA(在线可编程技术)实现对具有PECL或ECL电平的信号进行切换，从而实现专用芯片所具有的功能。

发明内容

本实用新型的目的就是提供一种基于FPGA的多功能切换装置，该装置采用价格较低的通用芯片，实现多种专用芯片的功能：数字信号切换功能、控制数据读出、校验功能、Monitor监视功能、并、串行控制方式选择功能和多路输出功能。

本实用新型的技术解决方案是，一种基于FPGA的多功能切换装置，由多路输入均衡电路1、FPGA切换电路2、多路分配放大输出电路3和控制CPU4组成。其中输入均衡电路1连接到FPGA切换电路2，FPGA切换电路2连接到分配放大输出电路3，控制CPU4与FPGA切换电路2连接。本实用新型的信号输入路数可根据实用需要由2路增加至64路，信号输出路数也可根据实用需要由1路增加至64路，其对应的输入均衡电路1和分配放大输出电路3进行相应增加，切换装置规模可从2×1扩展到64×64。该方案的参数范围是：对于符合SMPTE259M标准的SDI信号和符合DVB-ASI标准的信号进行切换。

所述的输入均衡电路1由电阻R1～R3，电容C1～C5，电感L1和电缆均衡器U1组成。其中电容C1两端分别连接电缆均衡器U1的4脚和电阻R1，电阻R1和电感L1并联，一端为SDI信号输入端，另一端连接电容C1和电阻R2，电阻R2的另一端接地。电阻R3一端接地，另一端连接电容C2，电容C2的另一端接电缆均衡器U1的5脚。电容C3一端连接电缆均衡器U1的13脚，另一端为差分信号输出端，连接到FPGA切换电路2；电容C4一端连接电缆均衡器U1的12脚，另一端为差分信号输出端，连接到FPGA切换电路2。电容C5两端分别连接电缆均衡器U1的7脚和8脚，电缆均衡器U1的3脚、6脚、9脚、11脚和14脚接地，2脚和15脚接+5V电源。

所述的FPGA切换电路2由FPGA芯片U2、FPGA程序配置电路U5、电阻R4～R14和排阻RP1和RP2组成。其中电阻R4和R6一端为信号输入端分别连接到输入均衡电路1，另一端连接电阻R5两端，此端同时连接到FPGA芯片U2的两个IO口引脚。电阻R7和R9一端分别与FPGA芯片U2的两个IO口引脚连接，另一端为信号输出端与电阻R8两端连接，同时连接到分配放大输出电路3。排阻RP1、RP2、电阻R13和R14一端分别连接到U2的IO口引脚，另一端连接到控制CPU4。FPGA程序配置电路U5与FPGA芯片U2的DATA、DCLK、nCONFIG、CONF_DONE、ASDO、nCSO、nCE引脚相连接。电阻R10和R11一端分别连接U2的nCONFIG和CONF_DONE两个引脚，另一端连+3.3V电源。电阻R12一端连接U2的nCE引脚，另一端接地。

所述的分配放大输出电路3由电阻R15～R20、电容C6～C9和电缆驱动器U3组成。其中电容C6和C7一端为信号输入端分别连接到FPGA切转换电路2，另一端分别连接到电缆驱动器U3的6脚和7脚。电阻R15和R16一端分别连接电缆驱动器U3的7脚和6脚，另一端接地；电阻R17和R18一端分别连接电缆驱动器U3的7脚和6脚，另一端接+3.3V电源；电阻R19一端连接电缆驱动器U3的2脚，另一端连接电容C8，C8的另一端为SDI信号输出端；电阻R20一端连接电缆驱动器U3的1脚，另一端连接电容C9，C9的另一端为SDI信号输出端；电缆驱动器U3的5脚接地，8脚接+5V电源。

电缆均衡器U1型号是National公司的LMH0344、LMH0034、LMH0024、CLC014、CLC034，Gennum公司的GS9024、GS9064(A)、GS1524(A)，Mindspeed公司的M21214、M21204。

FPGA芯片U2是Altera公司的Cyclone系列FPGA以及Xilinx公司的Spartan系列FPGA芯片。控制CPU4型号是选用LPC932、89C5x系列芯片。

电缆驱动器U3型号是National公司的CLC007、LMH0001/2、LMH0302，Gennum公司的GS9028(A)、GS1528、GS9068，Mindspeed公司的M21218、M21208。

电阻R1～R20值是10Ω~10000Ω，电容C1～C9值是100nF~10000nF，电感L1值为1nH~1000nH。

本实用新型的有益效果是解决了数字矩阵只能使用价格昂贵、功能单一的专用切换芯片的弊端。本实用新型基于FPGA芯片的在线可编程技术，经过比较多种通用芯片的功能，在选定的通用芯片上，通过软件编程，实现了由FPGA芯片完成数字信号切换功能、控制数据读出功能、Monitor监视功能、并、串行控制方式选择功能和多路输出功能，并解决了信号电平匹配、串扰。本实用新型的规模可在2×1到64×64之间根据需要调整。

附图说明

图1是本实用新型的实例电路结构框图。

图中1、输入均衡电路，2、FPGA切换电路，3、分配放大输出电路，4、控制CPU。

图2是本实用新型的输入均衡电路1原理图。

图3是本实用新型的FPGA切换电路2原理图。

图4是本实用新型的分配放大输出电路3原理图。

具体实施方式

下面结合附图和具体实施方式对本发明进一步说明。

以规模为16×16的切换装置为例。

图1中，控制CPU选用PHILIPS公司的P89LPC 932。

16路信号分别经过16组输入均衡处理电路1的前端电路隔直匹配后进入电缆均衡芯片，电缆均衡芯片对信号进行均衡放大，并将单极性信号转换为差分信号输出，输出的差分信号经过输入均衡处理电路1的后端电路隔直后送入FPGA切换电路2，FPGA切换电路2前端对输入的差分信号进行电阻匹配，而后送入FPGA芯片进行分析处理，并将有关信息发送给控制CPU4，控制CPU4根据程序设置控制FPGA芯片进行信号切换，FPGA芯片输出的信号经过FPGA切换电路2后端匹配后送入分配放大输出电路3，分配放大输出电路3的前端电路对信号进行调幅去耦后送入电缆驱动芯片分配放大，而后信号经过分配放大输出电路3的后端电路匹配隔直后输出。

图2中，输入均衡电路1由电阻R1～R3，电容C1～C5，电感L1和电缆均衡器U1组成，本实施例有16组输入均衡电路1。其中电缆均衡器U1选用美国国家半导体National公司的CLC034自适应电缆均衡器，电感L1值为10nH，电阻R1和R2值为75Ω，电阻R3值为37.4Ω，电容C1和C2值为10uF，电容C3和C4值为4.7uF，电容C5值为1uF。

电感L1与电阻R1并联，电阻R2一端与R1连接，一端接地，电容C1一端连接电阻R1和R2，另一端连接到电缆均衡器U1的4脚，电阻R3一端接地，另一端接电容C2，电容C2另一端接电缆均衡器U1的5脚。以上前端电路完成了对单极性串行高频信号的匹配，保证了信号进入均衡器时的完整性。U1的3脚、6脚、9脚、11脚和14脚接地，2脚和15脚接+5V电源。电容C5连接U1的7脚和8脚，起环路滤波作用。电容C3一端连接电缆均衡器U1的13脚，另一端为差分信号输出端，连接到FPGA切换电路2；电容C4一端连接电缆均衡器U1的12脚，另一端为差分信号输出端，连接到FPGA切换电路2。这部分电路起到了对均衡器输出信号的隔直作用。

图3中，FPGA切换电路2由FPGA芯片U2、FPGA程序配置电路U5、电阻R4～R14、排阻RP1和RP2组成。其中FPGA芯片U2选用Alter公司的EP2C5T144，电阻R4～R6和R8值为100Ω，电阻R7和R9值为120Ω，电阻R10～R12值为10KΩ，电阻R13和R14值为22Ω，电阻RP1和RP2值为22Ω。

电阻R4和R6一端为信号输入端分别连接到输入均衡电路1，另一端分别连接到FPGA芯片U2的40脚和41脚，电阻R5两端分别连接到U2的40脚和41脚，本部分电路为输入信号的匹配电路，共有16组，分别连接到U2的IO口。排阻RP1、RP2、电阻R13和R14一端分别连接到U2的IO口引脚，另一端连接到控制CPU4，本部分为控制信号匹配电路。电阻R7和R9一端分别与FPGA芯片U2的143脚和144脚连接，另一端为信号输出端与电阻R8两端连接，同时还连接到分配放大输出电路3，本部分电路为输出信号匹配电路，共有16组。FPGA程序配置电路U5与FPGA芯片U2的DATA、DCLK、nCONFIG、CONF_DONE、ASDO、nCSO、nCE引脚相连接；电阻R10和R11一端分别连接U2的nCONFIG和CONF_DONE两个引脚，另一端连+3.3V电源；电阻R12一端连接U2的nCE引脚，一端接地。

图4中，分配放大输出电路3由电阻R15～R20、电容C6～C9和电缆驱动器U3组成。其中电阻R15和R16值为154Ω，电阻R17～R20值为75Ω，电容C6～C9值为1uF，电缆驱动器U2选用美国国家半导体公司的CLC007。

电容C6和C7一端为信号输入端分别连接到FPGA切换电路2，另一端分别连接到电缆驱动器的6脚和7脚；电阻R15和R16一端分别连接电缆驱动器U3的7脚和6脚，另一端接地；电阻R17和R18一端分别连接电缆驱动器U3的7脚和6脚，另一端接+3.3V电源，以上这部分前端电路对信号进行匹配隔直，调整信号幅度。电阻R19一端连接电缆驱动器U2的2脚，另一端连接电容C8，C8的另一端为信号输出端；电阻R20一端连接电缆驱动器U2的1脚，另一端连接电容C9，C9的另一端为信号输出端，这部分电路主要用于调整输出信号幅度，使之符合输出标准。电缆驱动器U1的5脚接地，8脚接+5V电源。

Claims

1、一种基于FPGA的多功能切换装置，其特征在于，由多路输入均衡电路(1)、FPGA切换电路(2)、多路分配放大输出电路(3)和控制CPU(4)组成，其中输入均衡电路(1)连接到FPGA切换电路(2)，FPGA切换电路(2)连接到分配放大输出电路(3)，控制CPU(4)与FPGA切换电路(2)连接；信号输入路数可根据实际需要由2路增加至64路，信号输出路数也可根据实用需要由1路增加至64路，其对应的输入均衡电路(1)和分配放大输出电路(3)进行相应增加，切换装置规模可从2×1扩展到64×64；此切换装置能够实现数字信号切换功能、控制数据读出功能、Monitor监视功能、并、串行控制方式选择功能和多路输出功能，并解决了信号电平匹配、串扰问题。

2、根据权利要求1所述的一种基于FPGA的多功能切换装置，其特征在于，所述的输入均衡电路(1)包括电阻(R1)、(R2)和(R3)，电容(C1)、(C2)、(C3)、(C4)和(C5)，电感(L1)和电缆均衡器(U1)，其中：电容(C1)两端分别连接电缆均衡器(U1)的4脚和电阻(R1)，电阻(R1)和电感(L1)并联，一端为SDI信号输入端，另一端连接电容(C1)和电阻(R2)，电阻(R2)的另一端接地，电阻(R3)一端接地，另一端连接电容(C2)，电容(C2)的另一端接电缆均衡器(U1)的5脚，电容(C3)一端连接电缆均衡器(U1)的13脚，另一端为差分信号输出端，连接到FPGA切换电路(2)；电容(C4)一端连接电缆均衡器(U1)的12脚，另一端为差分信号输出端，连接到FPGA切换电路(2)，电容(C5)两端分别连接电缆均衡器(U1)的7脚和8脚，电缆均衡器(U1)的3脚、6脚、9脚、11脚和14脚接地，2脚和15脚接+5V电源。

3、根据权利要求1所述的一种基于FPGA的多功能切换装置，其特征在于，所述的FPGA切换电路(2)包括FPGA芯片(U2)、FPGA程序配置电路(U5)、电阻(R4)～(R14)和排阻(RP1)和(RP2)组成。其中电阻(R4)和(R6)一端为信号输入端分别连接到输入均衡电路(1)，另一端连接电阻(R5)两端，此端同时连接到FPGA芯片(U2)的两个IO口引脚；在FPGA的信号输出端，电阻(R7)和(R9)一端分别与FPGA芯片(U2)的两个IO口引脚连接，另一端与电阻(R8)两端连接，此端同时连接到分配放大输出电路(3)，排阻(RP1)、(RP2)、电阻(R13)和(R14)一端分别连接到(U2)的IO口引脚，另一端连接到控制CPU(4)；FPGA程序配置电路(U5)与FPGA芯片(U2)的(DATA)、(DCLK)、(nCONFIG)、(CONF_DONE)、(ASDO)、(nCSO)、(nCE)引脚相连接，电阻(R10)和(R11)一端分别连接FPGA芯片(U2)的(nCONFIG)和(CONF_DONE)两个引脚，另一端连+3.3V电源，电阻(R12)一端连接FPGA芯片(U2)的(nCE)引脚，另一端接地。

4、根据权利要求1所述的一种基于FPGA的多功能切换装置，其特征在于，所述的分配放大输出电路(3)由电阻(R15)～(R20)、电容(C6)～(C9)和电缆驱动器(U3)组成，其中：电容(C6)和(C7)一端为信号输入端分别连接到FPGA切换电路(2)，另一端分别连接到电缆驱动器(U3)的6脚和7脚，电阻(R15)和(R16)一端分别连接电缆驱动器(U3)的7脚和6脚，另一端接地；电阻(R17)和(R18)一端分别连接电缆驱动器(U3)的7脚和6脚，另一端接+3.3V电源；电阻(R19)一端连接电缆驱动器(U3)的2脚，另一端连接电容(C8)，(C8)的另一端为SDI信号输出端；电阻(R20)一端连接电缆驱动器(U3)的1脚，另一端连接电容(C9)，(C9)的另一端为SDI信号输出端；电缆驱动器(U3)的5脚接地，8脚接+5V电源。