CN201274519Y - 电子信息发布平台 - Google Patents

Abstract

本实用新型属于电信信息设备领域中的电子信息发布平台，由显示终端和通讯模块连接而成，显示终端是通用的LED、LCD等显示设备，通讯模块中，中央处理器模块分别与铃流检测线路、摘机电路、(FSK/DTMF)编解码模块电路、串口电路、存储及电压监测、看门狗电路、复位电路和电源电路相连；铃流检测线路还与电话线输入单元、电源电路相连；电话线输入单元与摘机电路相连；(FSK/DTMF)编解码模块电路与存储及电压监测、看门狗电路、复位电路、摘机电路、铃流检测线路和电源电路相连。本实用新型具有组网方式灵活、通讯稳定可靠、安全，可以和普通电话机共用一条话路以节约资源，又可以使非法用户无法登录，以确保发布信息的安全的优点。

Description

电子信息发布平台

所属技术领域：

本实用新型属于电信信息设备领域，具体涉及一种电子信息发布平台。

背景技术：

随着科学技术的发展，我们已经进入了一个信息时代，各种信息发布平台纷纷出现，人们对于各种信息的发布需求也越来越多，特别是随着市场经济的发展，商家对于商品信息的准确、快速发布要求越来越高，在众多的信息发布平台，电子信息发布平台在其中占用重要的地位。

传统的电子信息发布平台虽然也能提供电话网、互联网等组网方式，但它们存在着安全性、稳定性等各种不足。例如用调制解调器进行电话网组网，它不能识别特定的电话号码，因此一个调制解调器要单独占用一个话路资源而造成话路资源浪费，同时也就存在其它电话用户也可以与这个调制解调器建立联接而影响其安全性；如果用互联网组网，本身存在安全性问题、通讯的稳定性问题，还有就是有的地方没有互联网资源，无法进行组网。

实用新型内容：

本实用新型的目的是为了克服现有信息发布平台组网不灵活、不安全，不利于集中管理，更新信息不方便，提供一种组网方式灵活、通讯稳定可靠、安全，可以和普通电话机共用一条话路的电子信息发布平台。

本实用新型的目的是通过下述技术方案来实现的：

本实用新型的电子信息发布平台由显示终端和通讯模块连接而成，显示终端可以是通用的电子显示屏(LED、LCD)等显示设备，其特征在于通讯模块由中央处理器模块、电话线输入单元、铃流检测线路、摘机电路、频率变换调制/双音多频(FSK/DTMF)编解码模块电路、串口电路、存储及电压监测、看门狗电路、复位电路和电源电路组成；其中，中央处理器模块分别与铃流检测线路、摘机电路、频率变换调制/双音多频(FSK/DTMF)编解码模块电路、串口电路、存储及电压监测、看门狗电路、复位电路和电源电路相连；铃流检测线路还与电话线输入单元、电源电路相连；电话线输入单元与摘机电路相连；频率变换调制/双音多频(FSK/DTMF)编解码模块电路与存储及电压监测、看门狗电路、复位电路、摘机电路、铃流检测线路和电源电路相连。

上述方案中，所述中央处理器模块中的中央处理器分别与该模块内部的地址锁存器和静态随机存储器相连。

上述方案中，所述电话线输入单元中的电话线插座J2的2脚分别与电压瞬变抑制器D1的2脚和电感L1的一端相连，电话线插座J2的3脚分别与电压瞬变抑制器D2的1脚和电感L2的一端相连，电压瞬变抑制器D1的1脚和电压瞬变抑制器D2的2脚接地，电感L1的另一端分别与电容C31的一端、变压器T3的1脚、电容C21的一端相连，电感L2的另一端分别与桥堆BR1的2脚、继电器U9的5脚、8脚、电容C17的一端相连，电容C21的另一端与电阻R10的一端相连，电阻R10的另一端分别与变压器T3的3脚、电阻R9的一端、继电器的4脚、9脚相连，电容C17的另一端与电阻R9的另一端相连，桥堆BR1的1脚与电阻R21的一端相连，电阻R21的另一端与电容C31的另一端相连，桥堆BR1的4脚分别与电解电容C30的正端、电阻R19的一端、电阻R20的一端相连，桥堆BR1的3脚分别与电容电解C30的负端、电阻R19的另一端、光耦U8的2脚相连，光耦U8的6脚接地，光耦U8的7脚分别与电阻R18的一端、电容C29的一端、中央处理器U1的13脚相连，电阻R18的另一端与3.3V电源相连，电容C29的另一端接地；变压器T3的4脚分别与稳压管D3的负极、电容C22的一端、电阻R22的一端、电阻R11的一端相连，稳压管D3的正极与稳压管D4的正极相连，变压器T3的6脚分别与稳压管D4的负极、电容C22的另一端、频率变换调制/双音多频编解码电路U6的10脚相连，电阻R22的另一端与频率变换调制/双音多频编解码电路U6的11脚相连，电阻R11的另一端分别与电阻R12的一端、电容C23的一端、频率变换调制/双音多频编解码电路U6的7脚相连，电阻R12的另一端分别与电容C23的另一端和频率变换调制/双音多频编解码电路U6的8脚相连，继电器U9的1脚分别与5V电源和二极管D5的负极相连，继电器U9的12脚分别与二极管D5的正极和三极管Q2的集电极相连，三极管Q2的发射极接地，三极管Q2的基极与电阻R8的一端相连，电阻R8的另一端分别与电阻R7的一端和中央处理器U1的3脚相连，电阻R7的另一端接3.3V电源，电阻R23两端分别接地；中央处理器U1的1脚分别与电阻R5的一端和存储器电路U5的6脚相连，电阻R5的另一端接3.3V电源，中央处理器U1的2脚分别与电阻R6的一端和存储器U5的5脚相连，电阻R6的另一端接3.3V电源，中央处理器U1的4脚与频率变换调制/双音多频编解码电路U6的13脚相连，中央处理器U1的5脚与频率变换调制/双音多频编解码电路U6的14脚相连，中央处理器U1的6脚与频率变换调制/双音多频编解码电路U6的15脚相连，中央处理器U1的7脚与频率变换调制/双音多频编解码电路U6的16脚相连，中央处理器U1的8脚与存储器U5的3脚相连，中央处理器U1的12脚与频率变换调制/双音多频编解码电路U6的4脚和电阻R2的一端相连，电阻R2的另一端与3.3V电源相连，中央处理器U1的15脚与跳线JP1的一端相连，跳线JP1的另一端与电阻R16的一端相连，电阻R16的另一端接地，中央处理器U1的14脚与跳线JP2的一端相连，跳线JP2的另一端与电阻R17的一端相连，电阻R17的另一端接地，中央处理器U1的31脚与电阻R1的一端相连，电阻R1的另一端接3.3V电源，中央处理器U1的19脚分别与电容C13的一端和晶振X1的一端相连，电容C13的另一端接地，中央处理器U1的18脚分别与电容C14的一端和晶振X1的另一端相连，电容C14的另一端接地，中央处理器U1的9脚分别与电阻R3的一端和存储器U5的7脚相连，电阻R3的另一端接地，中央处理器U1的17脚与静态随机存储器U3的22脚相连，中央处理器U1的16脚与静态随机存储器U3的27脚相连，中央处理器U1的30脚与锁存器U2的11脚相连，中央处理器U1的11脚分别与串行接口芯片U4的11脚和电阻R13的一端相连，电阻R13的另一端与发光二级管LE1的负极相连，发光二级管LE1的正极接3.3V电源，中央处理器U1的10脚分别与串行接口芯片U4的9脚和电阻R14的一端相连，电阻R14的另一端与发光二级管LE2的负极相连，发光二级管LE2的正极接3.3V电源，中央处理器U1的39脚分别与锁存器U2的2脚和静态随机存储器U3的11脚相连，中央处理器U1的38脚分别与锁存器U2的3脚和静态随机存储器U3的12脚相连，中央处理器U1的37脚分别与锁存器U2的4脚和静态随机存储器U3的13脚相连，中央处理器U1的36脚分别与锁存器U2的5脚和静态随机存储器U3的15脚相连，中央处理器U1的35脚分别与锁存器U2的6脚和静态随机存储器U3的16脚相连，中央处理器U1的34脚分别与锁存器U2的7脚和静态随机存储器U3的17脚相连，中央处理器U1的33脚与锁存器U2的8脚和静态随机存储器U3的18脚相连，中央处理器U1的32脚分别与锁存器U2的9脚和静态随机存储器U3的19脚相连，中央处理器U1的21脚与静态随机存储器U3的25脚相连，中央处理器U1的22脚与静态随机存储器U3的24脚相连，中央处理器U1的23脚与静态随机存储器U3的21脚相连，中央处理器U1的24脚与静态随机存储器U3的23脚相连，中央处理器U1的25脚与静态随机存储器U3的2脚相连，中央处理器U1的26脚与静态随机存储器U3的26脚相连，中央处理器U1的27脚与静态随机存储器U3的1脚相连，中央处理器U1的28脚与静态随机存储器U3的20脚相连；

锁存器U2的12脚与静态随机存储器U3的3脚相连，锁存器U2的13脚与静态随机存储器U3的4脚相连，锁存器U2的12脚与静态随机存储器U3的3脚相连，锁存器U2的14脚与静态随机存储器U3的5脚相连，锁存器U2的15脚与静态随机存储器U3的6脚相连，锁存器U2的16脚与静态随机存储器U3的7脚相连，锁存器U2的17脚与静态随机存储器U3的8脚相连，锁存器U2的18脚与静态随机存储器U3的9脚相连，锁存器U2的19脚与静态随机存储器U3的10脚相连，锁存器U2的1脚接地；存储及电源监控器U5的1脚与复位按钮S1的一端相连，复位按钮S1的另一端接地，存储及电源监控器U5的2脚与电阻R4的一端相连，电阻R4的另一端接3.3V电源，存储及电源监控器U5的4脚接地，存储及电源监控器U5的8脚接3.3V电源；

频率变换调制/双音多频编解码电路U6的2脚分别与电容C15的一端和晶振X2的一端相连，电容C15的另一端接地，频率变换调制/双音多频编解码电路U6的3脚分别与电容C16的一端和晶振X2的另一端相连，电容C16的另一端接地，频率变换调制/双音多频编解码电路U6的9脚与电容C9的一端相连，电容C9的另一端接地，频率变换调制/双音多频编解码电路U6的1脚分别与电容C11的一端和电解电容C19的负端相连，电解电容C19的正极接地，电容C11的另一端接地，频率变换调制/双音多频编解码电路U6的5脚接地，频率变换调制/双音多频编解码电路U6的12脚分别与电解电容C18的正极、电容C10的一端和3.3V电源相连，频率变换调制/双音多频编解码电路U6的6脚分别与电解电容C18的负极、电容C10的另一端和电源地相连，串行接口芯片U4的15脚、16脚接3.3V电源，串行接口芯片U4的2脚与电解电容C1的正极相连，串行接口芯片U4的4脚与电解电容C1的负极相连，串行接口芯片U4的5脚与电解电容C2的正极相连，串行接口芯片U4的6脚与电解电容C2的负极相连，串行接口芯片U4的1脚、12脚和14脚接地，串行接口芯片U4的7脚与电解电容C4的负极相连，电解电容C4的正极接地，串行接口芯片U4的3脚与电解电容C3的正极相连，电解电容C3的负极接地，串行接口芯片U4的8脚与串口插座J1的3脚相连，串行接口芯片U4的13脚与串口插座J1的2脚相连，串口插座J1的5脚接地，电源插座J3的1、2脚接地，电源插座J3的3、4脚接保险管FUSE1的一端，保险管FUSE1的另一端分别与二极管D6的负极、电解电容C32的正极、电容C12的一端、电解电容C20的正极、电容C24的一端、电解电容C26的正极和5V电源相连，二极管D6的正极、电解电容C32的负极、电容C12的另一端、电解电容C20的负极、电容C24的另一端和电解电容C26的负极接地，稳压器U7的3脚接5V电源，稳压器U7的1脚接地，稳压器U7的2脚和4脚与电容C25的一端、电解电容C27的正极、电解电容C28的正极相连，电容C25的另一端、电解电容C27的负极和电解电容C28的负极接地，电容C5、C6、C7、C8分别一端接地，另一端分别接3.3V电源。

本实用新型的电子信息发布平台工作过程如下：

当中心管理平台第一次与终端的通讯模块进行联接时，需要对终端的通讯模块进行主叫号码配置，用短路块将通讯模块的跳线JP1短路，此时通讯模块处于配置工作状态，通讯模块可以与任何号码建立联接，中心管理平台通过拨号与终端的通讯模块进行联接，通讯模块摘机，中心管理平台下发叫号码配置帧，终端的通讯模块收到后将其保存，中心管理平台收到终端的通讯模块应答后下发挂机命令，则终端的通讯模块挂机，立即将终端的通讯模块的跳线JP1上的短路块取下，终端的通讯模块处于正常工作模式。

当终端的通讯模块处于正常工作模式时，中心管理平台需要发布新的信息，通过拨号方式与终端的通讯模块进行联接，当通讯模块接收到来电显示时，检查主叫号码与存储的电话号码一致，终端的通讯模块摘机与中心管理平台建立联接，中心管理平台则下发显示信息，当信息发送完后，中心管理平台下发挂机命令，则终端的通讯模块挂机。此时电话线路处于空闲状态，如果在这路电话线上接有普通话机，当有其他用户的呼入，终端的通讯模块将接收到的主叫号码与存储的电话号码比较，不一致就不摘机，此时普通话机响铃，用户可以手动摘机通话，拨入拨出都不受限制，这样提高了话路的使用效率。

本实用新型的电子信息发布平台通过电话网组网，这种组网方式灵活、通讯稳定可靠、安全，终端的通讯模块能识别主叫号码，区分是否为合法的管理平台呼叫号码，以确定是否摘机，这样终端可以和普通电话机共用一条话路以节约资源，又可以使非法用户无法登录，以确保发布信息的安全。

附图说明：

图1为本实用新型的通讯模块电路框图。

图2为本实用新型实施例通讯模块的电路图。

图中：BR1为桥堆，C1～C4、C18～C20、C26～C28、C30、C32为电解电容，C5～C17、C21～C25、C29、C31为电容，D1、D2为电压瞬变抑制器，D3、D4为稳压管，D5、D6为二极管，FUSE1为保险管，J1为串口插座DB9，J2为电话线插座CON4，J3为电源插座CON4，JP1、JP2为跳线CON2，L1、L2为电感，LE1、LE2为发光二极管，Q2为三极管，R1～R14、R16～R23为电阻，S1为复位按钮，T3为变压器，U1为中央处理器芯片AT89LV52，U2为锁存器芯片SN74HC573，U3为静态随机存储器芯片AT62LV256，U4为串行接口芯片MAX3221E，U5为带串行电可擦除非易失性存储器和电源监控芯片CAT1021SI-30，U6为频率变换调制/双音多频编解码模块电路芯片CMX865A，U7为3.3V稳压芯片SPX1117-3.3，U8为光耦4N25，U9为继电器TX2，X1、X2为晶体振荡器。

具体实施方式：

下面通过实施例进一步说明本实用新型，本实用新型不仅限于所述实施例。

实施例一

本例的电子信息发布平台由显示终端和通讯模块连接而成，显示终端可以是通用的LED、LCD等显示设备，通讯模块如图1所示，由中央处理器模块、电话线输入单元、铃流检测线路、摘机电路、频率变换调制/双音多频(FSK/DTMF)编解码模块电路、串口电路、存储及电压监测、看门狗电路、复位电路和电源电路组成；其中，中央处理器模块分别与铃流检测线路、摘机电路、频率变换调制/双音多频(FSK/DTMF)编解码模块电路、串口电路、存储及电压监测、看门狗电路、复位电路和电源电路相连；铃流检测线路还与电话线输入单元、电源电路相连；电话线输入单元与摘机电路相连；频率变换调制/双音多频(FSK/DTMF)编解码模块电路与存储及电压监测、看门狗电路、复位电路、摘机电路、铃流检测线路和电源电路相连。

其中，中央处理器模块中的中央处理器分别与该模块内部的地址锁存器和静态随机存储器相连。

本例的电子信息发布平台所用通讯模块的电路如图2所示，电话线输入单元中的电话线插座J2的2脚分别与电压瞬变抑制器D1的2脚和电感L1的一端相连，电话线插座J2的3脚分别与电压瞬变抑制器D2的1脚和电感L2的一端相连，电压瞬变抑制器D1的1脚和电压瞬变抑制器D2的2脚接地，电感L1的另一端分别与电容C31的一端、变压器T3的1脚、电容C21的一端相连，电感L2的另一端分别与桥堆BR1的2脚、继电器U9的5脚、8脚、电容C17的一端相连，电容C21的另一端与电阻R10的一端相连，电阻R10的另一端分别与变压器T3的3脚、电阻R9的一端、继电器的4脚、9脚相连，电容C17的另一端与电阻R9的另一端相连，桥堆BR1的1脚与电阻R21的一端相连，电阻R21的另一端与电容C31的另一端相连，桥堆BR1的4脚分别与电解电容C30的正端、电阻R19的一端、电阻R20的一端相连，桥堆BR1的3脚分别与电容电解C30的负端、电阻R19的另一端、光耦U8的2脚相连，光耦U8的6脚接地，光耦U8的7脚分别与电阻R18的一端、电容C29的一端、中央处理器U1的13脚相连，电阻R18的另一端与3.3V电源相连，电容C29的另一端接地；变压器T3的4脚分别与稳压管D3的负极、电容C22的一端、电阻R22的一端、电阻R11的一端相连，稳压管D3的正极与稳压管D4的正极相连，变压器T3的6脚分别与稳压管D4的负极、电容C22的另一端、频率变换调制/双音多频编解码电路U6的10脚相连，电阻R22的另一端与频率变换调制/双音多频编解码电路U6的11脚相连，电阻R11的另一端分别与电阻R12的一端、电容C23的一端、频率变换调制/双音多频编解码电路U6的7脚相连，电阻R12的另一端分别与电容C23的另一端和频率变换调制/双音多频编解码电路U6的8脚相连，继电器U9的1脚分别与5V电源和二极管D5的负极相连，继电器U9的12脚分别与二极管D5的正极和三极管Q2的集电极相连，三极管Q2的发射极接地，三极管Q2的基极与电阻R8的一端相连，电阻R8的另一端分别与电阻R7的一端和中央处理器U1的3脚相连，电阻R7的另一端接3.3V电源，电阻R23两端分别接地；中央处理器U1的1脚分别与电阻R5的一端和存储器电路U5的6脚相连，电阻R5的另一端接3.3V电源，中央处理器U1的2脚分别与电阻R6的一端和存储器U5的5脚相连，电阻R6的另一端接3.3V电源，中央处理器U1的4脚与频率变换调制/双音多频编解码电路U6的13脚相连，中央处理器U1的5脚与频率变换调制/双音多频编解码电路U6的14脚相连，中央处理器U1的6脚与频率变换调制/双音多频编解码电路U6的15脚相连，中央处理器U1的7脚与频率变换调制/双音多频编解码电路U6的16脚相连，中央处理器U1的8脚与存储器U5的3脚相连，中央处理器U1的12脚与频率变换调制/双音多频编解码电路U6的4脚和电阻R2的一端相连，电阻R2的另一端与3.3V电源相连，中央处理器U1的15脚与跳线JP1的一端相连，跳线JP1的另一端与电阻R16的一端相连，电阻R16的另一端接地，中央处理器U1的14脚与跳线JP2的一端相连，跳线JP2的另一端与电阻R17的一端相连，电阻R17的另一端接地，中央处理器U1的31脚与电阻R1的一端相连，电阻R1的另一端接3.3V电源，中央处理器U1的19脚分别与电容C13的一端和晶振X1的一端相连，电容C13的另一端接地，中央处理器U1的18脚分别与电容C14的一端和晶振X1的另一端相连，电容C14的另一端接地，中央处理器U1的9脚分别与电阻R3的一端和存储器U5的7脚相连，电阻R3的另一端接地，中央处理器U1的17脚与静态随机存储器U3的22脚相连，中央处理器U1的16脚与静态随机存储器U3的27脚相连，中央处理器U1的30脚与锁存器U2的11脚相连，中央处理器U1的11脚分别与串行接口芯片U4的11脚和电阻R13的一端相连，电阻R13的另一端与发光二级管LE1的负极相连，发光二级管LE1的正极接3.3V电源，中央处理器U1的10脚分别与串行接口芯片U4的9脚和电阻R14的一端相连，电阻R14的另一端与发光二级管LE2的负极相连，发光二级管LE2的正极接3.3V电源，中央处理器U1的39脚分别与锁存器U2的2脚和静态随机存储器U3的11脚相连，中央处理器U1的38脚分别与锁存器U2的3脚和静态随机存储器U3的12脚相连，中央处理器U1的37脚分别与锁存器U2的4脚和静态随机存储器U3的13脚相连，中央处理器U1的36脚分别与锁存器U2的5脚和静态随机存储器U3的15脚相连，中央处理器U1的35脚分别与锁存器U2的6脚和静态随机存储器U3的16脚相连，中央处理器U1的34脚分别与锁存器U2的7脚和静态随机存储器U3的17脚相连，中央处理器U1的33脚与锁存器U2的8脚和静态随机存储器U3的18脚相连，中央处理器U1的32脚分别与锁存器U2的9脚和静态随机存储器U3的19脚相连，中央处理器U1的21脚与静态随机存储器U3的25脚相连，中央处理器U1的22脚与静态随机存储器U3的24脚相连，中央处理器U1的23脚与静态随机存储器U3的21脚相连，中央处理器U1的24脚与静态随机存储器U3的23脚相连，中央处理器U1的25脚与静态随机存储器U3的2脚相连，中央处理器U1的26脚与静态随机存储器U3的26脚相连，中央处理器U1的27脚与静态随机存储器U3的1脚相连，中央处理器U1的28脚与静态随机存储器U3的20脚相连；

锁存器U2的12脚与静态随机存储器U3的3脚相连，锁存器U2的13脚与静态随机存储器U3的4脚相连，锁存器U2的12脚与静态随机存储器U3的3脚相连，锁存器U2的14脚与静态随机存储器U3的5脚相连，锁存器U2的15脚与静态随机存储器U3的6脚相连，锁存器U2的16脚与静态随机存储器U3的7脚相连，锁存器U2的17脚与静态随机存储器U3的8脚相连，锁存器U2的18脚与静态随机存储器U3的9脚相连，锁存器U2的19脚与静态随机存储器U3的10脚相连，锁存器U2的1脚接地；存储及电源监控器U5的1脚与复位按钮S1的一端相连，复位按钮S1的另一端接地，存储及电源监控器U5的2脚与电阻R4的一端相连，电阻R4的另一端接3.3V电源，存储及电源监控器U5的4脚接地，存储及电源监控器U5的8脚接3.3V电源；

频率变换调制/双音多频编解码电路U6的2脚分别与电容C15的一端和晶振X2的一端相连，电容C15的另一端接地，频率变换调制/双音多频编解码电路U6的3脚分别与电容C16的一端和晶振X2的另一端相连，电容C16的另一端接地，频率变换调制/双音多频编解码电路U6的9脚与电容C9的一端相连，电容C9的另一端接地，频率变换调制/双音多频编解码电路U6的1脚分别与电容C11的一端和电解电容C19的负端相连，电解电容C19的正极接地，电容C11的另一端接地，频率变换调制/双音多频编解码电路U6的5脚接地，频率变换调制/双音多频编解码电路U6的12脚分别与电解电容C18的正极、电容C10的一端和3.3V电源相连，频率变换调制/双音多频编解码电路U6的6脚分别与电解电容C18的负极、电容C10的另一端和电源地相连，串行接口芯片U4的15脚、16脚接3.3V电源，串行接口芯片U4的2脚与电解电容C1的正极相连，串行接口芯片U4的4脚与电解电容C1的负极相连，串行接口芯片U4的5脚与电解电容C2的正极相连，串行接口芯片U4的6脚与电解电容C2的负极相连，串行接口芯片U4的1脚、12脚和14脚接地，串行接口芯片U4的7脚与电解电容C4的负极相连，电解电容C4的正极接地，串行接口芯片U4的3脚与电解电容C3的正极相连，电解电容C3的负极接地，串行接口芯片U4的8脚与串口插座J1的3脚相连，串行接口芯片U4的13脚与串口插座J1的2脚相连，串口插座J1的5脚接地，电源插座J3的1、2脚接地，电源插座J3的3、4脚接保险管FUSE1的一端，保险管FUSE1的另一端分别与二极管D6的负极、电解电容C32的正极、电容C12的一端、电解电容C20的正极、电容C24的一端、电解电容C26的正极和5V电源相连，二极管D6的正极、电解电容C32的负极、电容C12的另一端、电解电容C20的负极、电容C24的另一端和电解电容C26的负极接地，稳压器U7的3脚接5V电源，稳压器U7的1脚接地，稳压器U7的2脚和4脚与电容C25的一端、电解电容C27的正极、电解电容C28的正极相连，电容C25的另一端、电解电容C27的负极和电解电容C28的负极接地，电容C5、C6、C7、C8分别一端接地，另一端分别接3.3V电源。

Claims (3)

1.一种电子信息发布平台，由显示终端和通讯模块连接而成，显示终端是通用的LED(发光二极管)显示屏，其特征在于通讯模块由中央处理器模块、电话线输入单元、铃流检测线路、摘机电路、频率变换调制/双音多频编解码模块电路、串口电路、存储及电压监测、看门狗电路、复位电路和电源电路组成；其中，中央处理器模块分别与铃流检测线路、摘机电路、频率变换调制/双音多频编解码模块电路、串口电路、存储及电压监测、看门狗电路、复位电路和电源电路相连；铃流检测线路还与电话线输入单元、电源电路相连；电话线输入单元与摘机电路相连；频率变换调制/双音多频编解码模块电路与存储及电压监测、看门狗电路、复位电路、摘机电路、铃流检测线路和电源电路相连。

2.根据权利要求1所述的电子信息发布平台，其特征在于所述中央处理器模块中的中央处理器分别与该模块内部的地址锁存器和静态随机存储器相连。

3.根据权利要求1所述的电子信息发布平台，其特征在于所述电话线输入单元中的电话线插座J2的2脚分别与电压瞬变抑制器D1的2脚和电感L1的一端相连，电话线插座J2的3脚分别与电压瞬变抑制器D2的1脚和电感L2的一端相连，电压瞬变抑制器D1的1脚和电压瞬变抑制器D2的2脚接地，电感L1的另一端分别与电容C31的一端、变压器T3的1脚、电容C21的一端相连，电感L2的另一端分别与桥堆BR1的2脚、继电器U9的5脚、8脚、电容C17的一端相连，电容C21的另一端与电阻R10的一端相连，电阻R10的另一端分别与变压器T3的3脚、电阻R9的一端、继电器的4脚、9脚相连，电容C17的另一端与电阻R9的另一端相连，桥堆BR1的1脚与电阻R21的一端相连，电阻R21的另一端与电容C31的另一端相连，桥堆BR1的4脚分别与电解电容C30的正端、电阻R19的一端、电阻R20的一端相连，桥堆BR1的3脚分别与电容电解C30的负端、电阻R19的另一端、光耦U8的2脚相连，光耦U8的6脚接地，光耦U8的7脚分别与电阻R18的一端、电容C29的一端、中央处理器U1的13脚相连，电阻R18的另一端与3.3V电源相连，电容C29的另一端接地；变压器T3的4脚分别与稳压管D3的负极、电容C22的一端、电阻R22的一端、电阻R11的一端相连，稳压管D3的正极与稳压管D4的正极相连，变压器T3的6脚分别与稳压管D4的负极、电容C22的另一端、频率变换调制/双音多频编解码电路U6的10脚相连，电阻R22的另一端与频率变换调制/双音多频编解码电路U6的11脚相连，电阻R11的另一端分别与电阻R12的一端、电容C23的一端、频率变换调制/双音多频编解码电路U6的7脚相连，电阻R12的另一端分别与电容C23的另一端和频率变换调制/双音多频编解码电路U6的8脚相连，继电器U9的1脚分别与5V电源和二极管D5的负极相连，继电器U9的12脚分别与二极管D5的正极和三极管Q2的集电极相连，三极管Q2的发射极接地，三极管Q2的基极与电阻R8的一端相连，电阻R8的另一端分别与电阻R7的一端和中央处理器U1的3脚相连，电阻R7的另一端接3.3V电源，电阻R23两端分别接地；中央处理器U1的1脚分别与电阻R5的一端和存储器电路U5的6脚相连，电阻R5的另一端接3.3V电源，中央处理器U1的2脚分别与电阻R6的一端和存储器U5的5脚相连，电阻R6的另一端接3.3V电源，中央处理器U1的4脚与频率变换调制/双音多频编解码电路U6的13脚相连，中央处理器U1的5脚与频率变换调制/双音多频编解码电路U6的14脚相连，中央处理器U1的6脚与频率变换调制/双音多频编解码电路U6的15脚相连，中央处理器U1的7脚与频率变换调制/双音多频编解码电路U6的16脚相连，中央处理器U1的8脚与存储器U5的3脚相连，中央处理器U1的12脚与频率变换调制/双音多频编解码电路U6的4脚和电阻R2的一端相连，电阻R2的另一端与3.3V电源相连，中央处理器U1的15脚与跳线JP1的一端相连，跳线JP1的另一端与电阻R16的一端相连，电阻R16的另一端接地，中央处理器U1的14脚与跳线JP2的一端相连，跳线JP2的另一端与电阻R17的一端相连，电阻R17的另一端接地，中央处理器U1的31脚与电阻R1的一端相连，电阻R1的另一端接3.3V电源，中央处理器U1的19脚分别与电容C13的一端和晶振X1的一端相连，电容C13的另一端接地，中央处理器U1的18脚分别与电容C14的一端和晶振X1的另一端相连，电容C14的另一端接地，中央处理器U1的9脚分别与电阻R3的一端和存储器U5的7脚相连，电阻R3的另一端接地，中央处理器U1的17脚与静态随机存储器U3的22脚相连，中央处理器U1的16脚与静态随机存储器U3的27脚相连，中央处理器U1的30脚与锁存器U2的11脚相连，中央处理器U1的11脚分别与串行接口芯片U4的11脚和电阻R13的一端相连，电阻R13的另一端与发光二级管LE1的负极相连，发光二级管LE1的正极接3.3V电源，中央处理器U1的10脚分别与串行接口芯片U4的9脚和电阻R14的一端相连，电阻R14的另一端与发光二级管LE2的负极相连，发光二级管LE2的正极接3.3V电源，中央处理器U1的39脚分别与锁存器U2的2脚和静态随机存储器U3的11脚相连，中央处理器U1的38脚分别与锁存器U2的3脚和静态随机存储器U3的12脚相连，中央处理器U1的37脚分别与锁存器U2的4脚和静态随机存储器U3的13脚相连，中央处理器U1的36脚分别与锁存器U2的5脚和静态随机存储器U3的15脚相连，中央处理器U1的35脚分别与锁存器U2的6脚和静态随机存储器U3的16脚相连，中央处理器U1的34脚分别与锁存器U2的7脚和静态随机存储器U3的17脚相连，中央处理器U1的33脚与锁存器U2的8脚和静态随机存储器U3的18脚相连，中央处理器U1的32脚分别与锁存器U2的9脚和静态随机存储器U3的19脚相连，中央处理器U1的21脚与静态随机存储器U3的25脚相连，中央处理器U1的22脚与静态随机存储器U3的24脚相连，中央处理器U1的23脚与静态随机存储器U3的21脚相连，中央处理器U1的24脚与静态随机存储器U3的23脚相连，中央处理器U1的25脚与静态随机存储器U3的2脚相连，中央处理器U1的26脚与静态随机存储器U3的26脚相连，中央处理器U1的27脚与静态随机存储器U3的1脚相连，中央处理器U1的28脚与静态随机存储器U3的20脚相连；

锁存器U2的12脚与静态随机存储器U3的3脚相连，锁存器U2的13脚与静态随机存储器U3的4脚相连，锁存器U2的12脚与静态随机存储器U3的3脚相连，锁存器U2的14脚与静态随机存储器U3的5脚相连，锁存器U2的15脚与静态随机存储器U3的6脚相连，锁存器U2的16脚与静态随机存储器U3的7脚相连，锁存器U2的17脚与静态随机存储器U3的8脚相连，锁存器U2的18脚与静态随机存储器U3的9脚相连，锁存器U2的19脚与静态随机存储器U3的10脚相连，锁存器U2的1脚接地；存储及电源监控器U5的1脚与复位按钮S1的一端相连，复位按钮S1的另一端接地，存储及电源监控器U5的2脚与电阻R4的一端相连，电阻R4的另一端接3.3V电源，存储及电源监控器U5的4脚接地，存储及电源监控器U5的8脚接3.3V电源；

频率变换调制/双音多频编解码电路U6的2脚分别与电容C15的一端和晶振X2的一端相连，电容C15的另一端接地，频率变换调制/双音多频编解码电路U6的3脚分别与电容C16的一端和晶振X2的另一端相连，电容C16的另一端接地，频率变换调制/双音多频编解码电路U6的9脚与电容C9的一端相连，电容C9的另一端接地，频率变换调制/双音多频编解码电路U6的1脚分别与电容C11的一端和电解电容C19的负端相连，电解电容C19的正极接地，电容C11的另一端接地，频率变换调制/双音多频编解码电路U6的5脚接地，频率变换调制/双音多频编解码电路U6的12脚分别与电解电容C18的正极、电容C10的一端和3.3V电源相连，频率变换调制/双音多频编解码电路U6的6脚分别与电解电容C18的负极、电容C10的另一端和电源地相连，串行接口芯片U4的15脚、16脚接3.3V电源，串行接口芯片U4的2脚与电解电容C1的正极相连，串行接口芯片U4的4脚与电解电容C1的负极相连，串行接口芯片U4的5脚与电解电容C2的正极相连，串行接口芯片U4的6脚与电解电容C2的负极相连，串行接口芯片U4的1脚、12脚和14脚接地，串行接口芯片U4的7脚与电解电容C4的负极相连，电解电容C4的正极接地，串行接口芯片U4的3脚与电解电容C3的正极相连，电解电容C3的负极接地，串行接口芯片U4的8脚与串口插座J1的3脚相连，串行接口芯片U4的13脚与串口插座J1的2脚相连，串口插座J1的5脚接地，电源插座J3的1、2脚接地，电源插座J3的3、4脚接保险管FUSE1的一端，保险管FUSE1的另一端分别与二极管D6的负极、电解电容C32的正极、电容C12的一端、电解电容C20的正极、电容C24的一端、电解电容C26的正极和5V电源相连，二极管D6的正极、电解电容C32的负极、电容C12的另一端、电解电容C20的负极、电容C24的另一端和电解电容C26的负极接地，稳压器U7的3脚接5V电源，稳压器U7的1脚接地，稳压器U7的2脚和4脚与电容C25的一端、电解电容C27的正极、电解电容C28的正极相连，电容C25的另一端、电解电容C27的负极和电解电容C28的负极接地，电容C5、C6、C7、C8分别一端接地，另一端分别接3.3V电源。

Images