CN201243014Y - 集成电路组件结构 - Google Patents

集成电路组件结构 Download PDF

Info

Publication number
CN201243014Y
CN201243014Y CNU2008203010344U CN200820301034U CN201243014Y CN 201243014 Y CN201243014 Y CN 201243014Y CN U2008203010344 U CNU2008203010344 U CN U2008203010344U CN 200820301034 U CN200820301034 U CN 200820301034U CN 201243014 Y CN201243014 Y CN 201243014Y
Authority
CN
China
Prior art keywords
groove
integrated circuit
metal layer
conductive plate
dielectric area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNU2008203010344U
Other languages
English (en)
Inventor
马嵩荃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aflash Tech Co Ltd
Original Assignee
Aflash Tech Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aflash Tech Co Ltd filed Critical Aflash Tech Co Ltd
Priority to CNU2008203010344U priority Critical patent/CN201243014Y/zh
Application granted granted Critical
Publication of CN201243014Y publication Critical patent/CN201243014Y/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

一种集成电路组件结构，至少包含有相互层叠的集成电路板、第一金属层、绝缘层及第二金属层，而该第一金属层、绝缘层及第二金属层上分别具有第一、第二凹槽、凹陷部、第三及第四凹槽，可于该第一、三凹槽中设置导电板，凹陷部中设置阻抗组件，而第二、四凹槽连通有一导电线圈，以形成电容、电阻及电感，且与集成电路板连接。藉此，可让集成电路组件达到缩小体积及薄型化的功效，而使其所设置的电子产品具有较大的使用空间。

Description

集成电路组件结构
技术领域：
本实用新型涉及一种集成电路组件，尤指一种具有缩小体积及薄型化的集成电路组件。
背景技术：
一般现有集成电路组件是于一集成电路板上设置有电路布局区，并将所需的电子组件，如：电阻、电容及电感等配合电路布局区进行设置及封装；藉以构成所需的集成电路组件，以提供设置于所需的电子产品上进行使用。
虽然上述现有的集成电路组件可于所需的电子产品上进行使用，但是由于其电阻、电容及电感等电子组件需另外进行封装，才能完成所需的电路，导致该集成电路组件完成之后，有体积较大的情形，进而造成占用电子产品较多的使用空间，而无法符合薄型化的电子产品使用；况且该集成电路组件于完成之后，仅能单独进行使用，并无法叠加相通，因此，一般现有的集成电路组件无法符合实际使用时所需。
实用新型内容：
本实用新型所要解决的技术问题是：针对上述现有技术的不足，提供一种集成电路组件结构，可让集成电路组件达到缩小体积及薄型化的功效，而使其所设置的电子产品具有较大的使用空间。
为了解决上述技术问题，本实用新型所采用的技术方案是：一种集成电路组件结构，包括一集成电路板，其于至少一面上具有电路布局区，且该集成电路板的一侧具有与电路布局区连接的导通介质区；其特点是：还包括一第一金属层，层叠于所述集成电路板的一面上，该第一金属层的一面上至少具有一第一及第二凹槽，该第一凹槽中设有一端与导通介质区连接的导电板；一绝缘层，层叠于该第一金属层的一面上，该绝缘层的一面上至少具有一凹陷部，该凹陷部中设有二端分别与导通介质区连接的阻抗组件，以形成一电阻；及一第二金属层，层叠于该绝缘层的一面上，该第二金属层的一面上具有与第一、二凹槽对应的第三及第四凹槽，该第三凹槽中设有一端与导通介质区连接的导电板，以配合第一凹槽中的导电板形成一电容，而该第四凹槽与第二凹槽配合设置有一导电线圈，而该导电线圈的二端与导通介质区连接，以形成一电感。
如此，可让集成电路组件达到缩小体积及薄型化的功效，而使其所设置的电子产品具有较大的使用空间。
附图说明：
图1是本实用新型的立体外观示意图。
图2是本实用新型的立体分解示意图。
图3是本实用新型的第一使用状态示意图。
图4是本实用新型的第二使用状态示意图。
图5是本实用新型的第三使用状态示意图。
图6是本实用新型的第四使用状态示意图。
标号说明：
集成电路板1、1a                电路布局区11
导通介质区12                   第一金属层2
第一凹槽21                     第二凹槽22
导电板23                       绝缘层3
凹陷部31                       阻抗组件32
第二金属层4                    第三凹槽41
第四凹槽42                     导电板43
导电线圈44                     电阻a
电容b                          电感c
具体实施方式：
请参阅图1及图2所示，分别为本实用新型的立体外观示意图及立体分解示意图。如图所示：本实用新型为一种集成电路组件结构，至少由一集成电路板1、一第一金属层2、一绝缘层3及一第二金属层4所构成，可让集成电路组件达到缩小体积及薄型化的功效，而使其所设置的电子产品具有较大的使用空间。
上述所提的集成电路板1的至少一面上具有电路布局区11，且该集成电路板1的一侧具有与电路布局区11连接的导通介质区12。
该第一金属层2层叠于上述集成电路板1的一面上，该第一金属层2的一面上至少具有一第一及第二凹槽21、22，该第一凹槽21中设有一端与导通介质区12连接的导电板23，其中该导电板23可为金属氧化物或为银胶。
该绝缘层3层叠于上述第一金属层2的一面上，该绝缘层3的一面上至少具有一凹陷部31，该凹陷部31中设有二端分别与导通介质区12连接的阻抗组件32，藉以形成一电阻a，其中该阻抗组件32可为碳。
该第二金属层4层叠于上述绝缘层3的一面上，该第二金属层4的一面上具有与第一、二凹槽21、22对应的第三及第四凹槽41、42，该第三凹槽41中设有一端与导通介质区12连接的导电板43，藉以配合第一凹槽21中的导电板23形成一电容b，而该第四凹槽42与第二凹槽22配合设置有一导电线圈44，而该导电线圈44的二端与导通介质区12连接，藉以形成一电感c。如是，藉由上述结构构成一全新的集成电路组件结构。
请参阅图3所示，为本实用新型的第一使用状态示意图。如图所示：运用时，可将多数集成电路组件进行叠合使用，让各集成电路板1、1a相互层叠，使各集成电路板1、1a上的电阻a、电容b及电感c可相互连接或共享，藉此能较符合实际使用时所需。
请参阅图4至图6所示，分别为本实用新型的第二使用状态示意图、第三使用状态示意图及第四使用状态示意图。如图所示：本实用新型除可如上述的使用状态将电阻a、电容b及电感c设置于一集成电路板1上使用之外，亦可依所需于集成电路板1上层叠一绝缘层3，而利用设于绝缘层3上凹陷部31中的阻抗组件32，单独形成一电阻a，如图4所示；且可于集成电路板1上层叠第一金属层2及第二金属层4，利用设于第一凹槽21及第三凹槽41中导电板23、43的配合绝缘层3单独形成一电容b，如图5所示；另可利用设于第二凹槽22及第四凹槽42中的导电线圈44单独形成一电感c，如图6所示；如此，可使本实用新型符合实际使用时所需。
综上所述，本实用新型集成电路组件结构可有效改善现有技术的种种缺点，可让集成电路组件达到缩小体积以及薄型化的功效，而使其所欲集成电路组件设置的电子产品具有较大的使用空间。

Claims (4)

  1. 【权利要求1】一种集成电路组件结构，其包括一集成电路板，其于至少一面上具有电路布局区，该集成电路板的一侧具有与电路布局区连接的导通介质区；其特征在于；还包括：
    一第一金属层，层叠于所述集成电路板的一面上，该第一金属层的一面上至少具有一第一及第二凹槽，该第一凹槽中设有一端与导通介质区连接的导电板；
    一绝缘层，层叠于该第一金属层的一面上，该绝缘层的一面上至少具有一凹陷部，该凹陷部中设有二端分别与导通介质区连接的阻抗组件，以形成一电阻；及
    一第二金属层，层叠于该绝缘层的一面上，该第二金属层的一面上具有与第一、二凹槽对应的第三及第四凹槽，该第三凹槽中设有一端与导通介质区连接的导电板，以配合第一凹槽中的导电板形成一电容，而该第四凹槽与第二凹槽配合设置有一导电线圈，而该导电线圈的二端与导通介质区连接，以形成一电感。
  2. 【权利要求2】根据权利要求1所述的集成电路组件结构，其特征在于；所述导电板为金属氧化物。
  3. 【权利要求3】根据权利要求1所述的集成电路组件结构，其特征在于；所述导电板为银胶。
  4. 【权利要求4】根据权利要求1所述的集成电路组件结构，其特征在于；所述阻抗组件为碳。
CNU2008203010344U 2008-06-04 2008-06-04 集成电路组件结构 Expired - Lifetime CN201243014Y (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNU2008203010344U CN201243014Y (zh) 2008-06-04 2008-06-04 集成电路组件结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNU2008203010344U CN201243014Y (zh) 2008-06-04 2008-06-04 集成电路组件结构

Publications (1)

Publication Number Publication Date
CN201243014Y true CN201243014Y (zh) 2009-05-20

Family

ID=40716305

Family Applications (1)

Application Number Title Priority Date Filing Date
CNU2008203010344U Expired - Lifetime CN201243014Y (zh) 2008-06-04 2008-06-04 集成电路组件结构

Country Status (1)

Country Link
CN (1) CN201243014Y (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101930824A (zh) * 2009-06-25 2010-12-29 株式会社村田制作所 电子元件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101930824A (zh) * 2009-06-25 2010-12-29 株式会社村田制作所 电子元件
CN101930824B (zh) * 2009-06-25 2012-05-23 株式会社村田制作所 电子元件

Similar Documents

Publication Publication Date Title
WO2002011207A3 (en) Electronic assembly comprising substrate with embedded capacitors and methods of manufacture
TW200701853A (en) Structure of circuit board and method for fabricating the same
TW200636814A (en) MIM capacitor and method of fabricating same
TW200707486A (en) Laminated capacitor
CN103378814B (zh) 平衡滤波器
TW200501863A (en) Multilayer wiring board including stacked via structure
WO2007011785A3 (en) Low inductance multilayer capacitor
EP1146149A4 (en) AQUEOUS DISPERSION FOR FORMING A CONDUCTIVE LAYER, CONDUCTIVE LAYER, ELECTRONIC COMPONENT, PRINTED CIRCUIT BOARD AND MANUFACTURING METHOD THEREOF, AND MULTILAYER PRINTED CIRCUIT BOARD AND MANUFACTURING METHOD THEREOF
TW200833211A (en) Circuit board structure with capacitor embedded therein and method for fabricating the same
JP2004002956A5 (zh)
EP1315407A3 (en) Dielectric structure
CN103260350A (zh) 盲埋孔板压合方法及其采用该压合方法制得的盲埋孔板
CN201243014Y (zh) 集成电路组件结构
TWI243388B (en) Structure and method for a multi-electrode capacitor
CN202206659U (zh) 内埋元件的双层线路板
CN202998663U (zh) 一种双盲孔的印刷电路板
CN206024225U (zh) 固定式多层线路板
CN201839518U (zh) 埋电容电路板叠层结构
CN205793635U (zh) Pcb板的连接结构
CN204560027U (zh) 具有埋入电感的印制电路板
CN207303086U (zh) 金属层-绝缘层-金属层电容器
CN202998662U (zh) 一种带盲孔埋孔的印刷电路板
CN202998643U (zh) 一种多盲孔双埋孔的印刷电路板
TW200640302A (en) Passive component module and structure of passive component module embedded in circuit board
CN202998658U (zh) 一种双盲孔同侧设置的印刷电路板

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20090520