CN200997107Y - 一种测试cmos图像传感器的装置 - Google Patents

Abstract

一种测试CMOS图像传感器的装置，该装置包括传感器接口单元、信号接收转储单元、计算机，所述传感器接口单元和信号接收转储单元通过通信接口连接，所述信号接收转储单元与计算机相连，其特征在于，该装置还包括差分信号解串器，传感器接口单元包括差分信号输出电路，所述传感器接口单元的差分信号输出电路的输出端与信号接收转储单元之间还通过差分信号解串器连接。该装置可以很方便地获取符合SMIA标准的CMOS图像传感器所采集的图像信息，并将所获取的图像信息传送到计算机上，然后通过计算机以图像形式将接收的图像信号显示出来并可通过软件进行调试以达到测定调试CMOS图像传感器的目的。

Description

一种测试CMOS图像传感器的装置

技术领域

本实用新型涉及一种测试装置，并且尤其涉及一种用于测试符合SMIA标准的互补金属氧化物半导体(CMOS)图像传感器的装置。

背景技术

近年来，CMOS图像传感器因其所采集图像的分辨率高、帧传输速率快、结构尺寸小以及功耗低的优点而在手机的图像设备中得到了广泛的应用。但各个厂家所生产的CMOS图像传感器接口各异，与手机基带芯片的配合不能统一，这使得手机结构设计的复杂性大大增加，开发周期变长。另外，随着CMOS图像传感器的发展，CMOS图像传感器所采集的图像分辨率不断增大，这使得对帧传输速率的要求也不断提高，现有的图像传输方式已越来越无法满足大容量数据信号传输所需的带宽和和抗干扰性。因此，为了解决上述两个问题，诺基亚和意法半导体公司联合制定了移动设备图像标准规范——标准移动图像架构(Standard Mobile Imaging Architecture)，简称SMIA。

在生产CMOS图像传感器的过程中，需要将该图像传感器所采集的图像信号传输到计算机中以分析CMOS图像传感器的性能指标。如图1所示，现有的测试CMOS图像传感器的装置包括传感器接口单元1、信号接收转储单元2、计算机3，所述传感器接口单元1和信号接收转储单元2通过通信接口连接，所述信号接收转储单元2与计算机3相连。所述传感器接口单元1用于使电源、时钟和控制信号输入CMOS图像传感器中以及使表示图像信息的并行信号从CMOS图像传感器中输出。该传感器接口单元1包括通信接口电路、电源接入电路、晶振接入电路和并行信号输出电路，所述电源接入电路连接CMOS图像传感器与电源，以使电源给CMOS图像传感器供电；所述晶振接入电路连接CMOS图像传感器与晶振电路，以使晶振电路给CMOS图像传感器提供时钟；所述通信接口电路连接信号接收转储单元2的通信接口与CMOS图像传感器，使计算机3通过信号接收转储单元2向CMOS图像传感器发送控制信息，如CMOS图像传感器的配置信息以及曝光的参数等；所述并行信号输出电路连接CMOS图像传感器与信号接收转储电路2，使CMOS图像传感器中表示图像的并行信号发送到信号接收转储单元2中。所述信号接收转储单元2与计算机3相连，接收并输出传感器接口电路1发送的并行信号到计算机3中；所述计算机3用于通过信号接收转储单元2上的通信接口发送控制指令到传感器接口单元并接收和显示从信号接收转储单元2输出的并行信号。

传统的CMOS图像传感器发送的图像信号为并行信号，而符合SMIA规范的CMOS图像传感器输出的表示图像的信号为差分信号，该差分信号无法通过现有的测试CMOS图像传感器的装置输入到计算机中。

实用新型内容

为了测试符合SMIA标准的CMOS图像传感器，本实用新型提供了一种测试CMOS图像传感器的装置。

本实用新型提供的测试CMOS图像传感器的装置包括：传感器接口单元、信号接收转储单元、计算机，所述传感器接口单元和信号接收转储单元通过通信接口连接，所述信号接收转储单元与计算机相连，其特征在于，该装置还包括差分信号解串器，传感器接口单元包括差分信号输出电路，所述传感器接口单元的差分信号输出电路的输出端与信号接收转储单元之间还通过差分信号解串器连接。

本实用新型提供的测试CMOS图像传感器的装置可以很方便地获取符合SMIA标准的CMOS图像传感器所采集的图像信息，并将所获取的图像信息传送到计算机上，然后通过计算机以图像形式将接收的图像信号显示出来以达到测定CMOS图像传感器的目的。首先将待测试的CMOS图像传感器放入传感器接口单元中；计算机通过信号接收转储单元和传感器接口单元中的通信接口发送控制指令到CMOS图像传感器中；CMOS图像传感器采集图像并将表示图像信息的差分信号通过差分信号输出电路发送到信号接收转储单元中；信号接收转储单元将所接收的差分信号转换为并行信号发送到信号接收转储单元中；信号接收转储单元将接收的并行信号发送到计算机中；计算机通过应用软件处理该并行信号并显示图像。

附图说明

图1为现有的测试CMOS图像传感器的装置的结构示意图；

图2为本实用新型提供的测试CMOS图像传感器的装置的结构示意图；

图3为显示本实用新型提供的测试CMOS图像传感器的装置中传感器接口单元的电路结构示意图；

图4为本实用新型提供的测试CMOS图像传感器的装置的结构示意图；

图5为本实用新型提供的测试CMOS图像传感器的装置的结构示意图；

图6为本实用新型提供的测试CMOS图像传感器的装置的结构示意图；

图7为本实用新型提供的测试CMOS图像传感器的装置中差分信号的传输线路图；

图8为本实用新型提供的测试CMOS图像传感器的装置的结构示意图；

图9为本实用新型提供的测试CMOS图像传感器的装置的结构示意图；

图10为本实用新型提供的测试CMOS图像传感器的装置的结构示意图；

图11为本实用新型提供的测试CMOS图像传感器的装置中的可调电源电路的电路图。

具体实施方式

下面结合附图详细描述本实用新型。

如图2所示，本实用新型提供的测试CMOS图像传感器的装置包括：传感器接口单元1、信号接收转储单元2、计算机3，所述传感器接口单元1和信号接收转储单元2通过通信接口连接，所述信号接收转储单元2与计算机3相连，其特征在于，该装置还包括差分信号解串器4，传感器接口单元1包括差分信号输出电路，所述传感器接口单元1的差分信号输出电路的输出端与信号接收转储单元2之间还通过差分信号解串器4连接。

其中，所述传感器接口单元1的电路结构为本领域技术人员所公知，该传感器接口单元1包括省电模式控制电路，通信接口电路、电源接入电路、晶振接入电路、并行信号输出电路，均通过导线与待测试的CMOS图像传感器的引脚电连接而使外界可以通过电连接所述导线而给CMOS图像传感器提供电流、时钟、控制指令以及获取CMOS图像传感器中的图像信号。所述差分信号输出电路的输入端与引脚CLK、CLK_、DATA、DATA_相连，用于使CMOS图像传感器中表示图像信息的差分信号通过该差分信号输出电路输出，具体连接情况如图3所示，所述通信接口电路的输入/输出端与引脚SCLK和SDA连接；所述电源接入电路的输出端与引脚VREF、VDDA、VDDD、VANA、VDD3和VDDIO连接；所述晶振接入电路的输出端与引脚MCLK连接；所述并行信号输出电路的输入端与引脚D[0-9]、VSYNC、HSYNC和VCLK连接；所述DGND和AGND分别表示数字接地与模拟接地；所述省电模式控制电路与XSHUT引脚相连，用于通过外部开关控制CMOS图像传感器进入或脱离省电模式。

如图4所示，所述差分信号解串器4可以为差分信号转换芯片5，例如STSMIA832芯片。所述差分信号转换芯片5的输入端和输出端分别与传感器接口单元1中差分信号输出电路的输出端和信号接收转储单元2相连，将表示图像信息的差分信号转化为并行信号输出到信号接收转储单元2中。

如图5所示，所述差分信号解串器4还可以是现场可编程门阵列(FPGA)6，例如Stratix 1S25系列的FPGA。所述FPGA6的输入端与传感器接口单元1中的差分信号输出电路的输出端相连，输出端与信号接收转储单元2相连，该FPGA6可以接收传感器接口单元1中的差分信号并将该差分信号转换为并行信号输出到信号接收转储单元2中。

如图6所示，所述差分信号解串器4还可以是差分信号转换芯片5与FPGA6的组合，所述FPGA6的输入端和输出端分别与传感器接口电路1中差分信号输出电路的输出端和所述差分信号转换芯片5的输入端相连，所述差分信号转换芯片5的输出端与信号接收转储单元2相连。在测试的过程中，FPGA6通过编程可以对所接收到的差分信号进行修改或添加删除内容的操作，然后以低电压差分信号的形式传输到差分信号转换芯片5中，差分信号转换芯片5将所接收的低电压差分信号转换为并行信号并输出到信号接收转储单元2中。这样可以在测试过程中通过信号整形以使信号高质量的传输，从而保证了测试的准确度。

优选情况下，如图7所示，所述差分信号输出电路与所述差分信号解串器4通过两对差分线路(CLK、CLK_和DATA、DATA_)连接，组成每对差分线路的两条信号线之间跨接80-150欧姆的匹配电阻13。所述差分信号输出电路与所述现场可编程门阵列6通过两对差分线路连接，所述FPGA6与所述差分信号转换芯片5通过两对差分线路连接，组成每对差分线路的两条信号线之间跨接80-150欧姆的匹配电阻13。所述两对差分线路分别用于传递时钟信号和数据信号，为本领域技术人员所公知。这样可以防止信号失真，保证了信号在传输过程中的质量。该匹配电阻13的阻值随着差分信号走线的阻抗值的不同而不同，一般该匹配电阻13的阻值优选为100欧姆，且尽量靠近差分信号的接收端。

所述差分信号转换芯片5和FPGA6与信号接收转储单元2之间通过传递D[0-9]、VSYNC、HSYNC和VCLK信号的导线相连。信号接收转储单元、计算机以及传感器接口单元之间的连接关系为本领域技术人员所公知。

如图8所示，所述传感器接口单元1还包括并行信号输出电路，所述并行信号输出电路的输出端与信号接收转储单元2连接。该传感器接口单元1可以直接将并行信号发送到信号接受转储单元2中。

如图9所示，所述差分信号解串器4为现场可编程门阵列6，所述并行信号输出电路的输出端与信号接收转储单元2之间通过现场可编程门阵列6连接。所述FPGA6的输入端还与传感器接口单元1中的并行信号输出电路的输出端相连，输出端与信号接收转储单元2相连。当待测试的CMOS图像传感器为传统的图像传感器时，CMOS图像传感器输出的图像信号为并行信号，该FPGA6接收并行信号并直接将该并行信号发送到信号接收转储单元2；当待测试的CMOS图像传感器为符合SMIA规范的图像传感器时，CMOS图像传感器发出的图像信号为差分信号，该FPGA6接收差分信号并将该差分信号转换为并行信号输出到信号接收转储单元2中。这样既可以测试符合SMIA规范的CMOS图像传感器也可以测试传统的CMOS图像传感器，使得该测试CMOS图像传感器的装置的适应性增强。

所述信号接收转储电路2可以为单片机68013，该单片机的输入端和输出端分别与差分信号解串器4和计算机3相连，I²C标准通信接口与传感器接口单元的通信接口电路相连，此单片机的某个I/O口与传感器接口单元的晶振接入电路相连。该单片机可以选择性地通过所述I/O口给CMOS图像传感器提供时钟；计算机将控制指令通过该单片机的I²C通信接口发送到CMOS图像传感器中，以控制CMOS图像传感器采集图像；该单片机接收差分信号解串器4发送的并行信号并将该并行信号发送到计算机3中。

所述计算机3接收信号接收转储单元4发送的并行信号并通过计算机3中的应用软件将该并行信号以图像形式显示出来。

如图10所示，所述测试CMOS图像传感器的装置还包括晶振电路7，与传感器接口单元1中的晶振接入电路相连，用于给CMOS图像传感器提供时钟。该晶振电路7的频率由CMOS图像传感器所需要的时钟而定。所述测试CMOS图像传感器的装置还包括电源电路8，所述电源电路8包括6路可调电源电路，分别与传感器接口单元1的电源接入电路相连，用于输出6路1.5-3.5伏的电压给CMOS图像传感器供电。如图11所示，所述6路可调电源电路的电路结构相同，包括电源9、LM317稳压器10、电阻11与可调电阻12，所述电源9的输出电压可为5伏，连接到LM317稳压器10的输入端；所述电阻11的阻值可以是240欧姆；所述可调电阻12的总阻值可以为5000欧姆，可调部分串联在LM317稳压器10的可调端与地之间。由于输入电压的大小会影响CMOS图像传感器的性能，这样通过调节各路电源电路的输出电压可以使CMOS图像传感器达到最佳的性能。

所述信号接收转储单元2和晶振电路7的功能的实现为本领域技术人员所公知，可以根据需要采用各种能够实现上述功能的设备。

在使用本实用新型提供的测试CMOS图像传感器的装置时，首先计算机3通过信号接收转储单元2与传感器接口单元1上的通信接口电路将CMOS图像传感器的配置信息以及曝光参数等发送到CMOS图像传感器；CMOS图像传感器根据所接收的控制信息采集图像并将图像信号发送到差分信号解串器4；差分信号解串器4将图像信号转换为并行信号发送到信号接收转储单元2；信号接收转储单元2按照一定的时序将所接收的信号发送到计算机3中；计算机3将所接收的信号以图像的形式显示出来。该装置不仅可以测试符合SMIA标准的CMOS图像传感器，而且还可以满足一般的CMOS图像传感器的测试需求，具有很强的适应性。

Claims (8)

1、一种测试CMOS图像传感器的装置，该装置包括传感器接口单元(1)、信号接收转储单元(2)、计算机(3)，所述传感器接口单元(1)和信号接收转储单元(2)通过通信接口连接，所述信号接收转储单元(2)与计算机(3)相连，其特征在于，该装置还包括差分信号解串器(4)，传感器接口单元(1)包括差分信号输出电路，所述传感器接口单元(1)的差分信号输出电路的输出端与信号接收转储单元(2)之间还通过差分信号解串器(4)连接。

2、根据权利要求1所述的装置，其特征在于，所述差分信号解串器(4)为差分信号转换芯片(5)，所述差分信号转换芯片(5)的输入端和输出端分别与传感器接口单元(1)中差分信号输出电路的输出端和信号接收转储单元(2)相连。

3、根据权利要求1所述的装置，其特征在于，所述差分信号解串器(4)为现场可编程门阵列(6)，所述现场可编程门阵列(6)的输入端与传感器接口单元(1)中的差分信号输出电路的输出端相连，其输出端与信号接收转储单元(2)相连。

4、根据权利要求1、2或3所述的装置，其中，所述差分信号输出电路与所述差分信号解串器(4)通过两对差分线路连接，组成每对差分线路的两条信号线之间跨接80-150欧姆的匹配电阻(13)。

5、根据权利要求1所述的装置，其特征在于，所述差分信号解串器(4)为差分信号转换芯片(5)与现场可编程门阵列(6)的组合，所述现场可编程门阵列(6)的输入端和输出端分别与传感器接口电路(1)中差分信号输出电路的输出端和所述差分信号转换芯片(5)的输入端相连，所述差分信号转换芯片(5)的输出端与信号接收转储单元(2)相连。

6、根据权利要求5所述的装置，其中，所述差分信号输出电路与所述现场可编程门阵列(6)通过两对差分线路连接，所述现场可编程门阵列(6)与所述差分信号转换芯片(5)通过两对差分线路连接，组成每对差分线路的两条信号线之间跨接80-150欧姆的匹配电阻(13)。

7、根据权利要求1所述的装置，其中，所述传感器接口单元(1)还包括并行信号输出电路，所述并行信号输出电路的输出端与信号接收转储单元(2)连接。

8、根据权利要求7所述装置，其中，所述差分信号解串器(4)为现场可编程门阵列(6)，所述并行信号输出电路的输出端与信号接收转储单元(2)之间通过现场可编程门阵列(6)连接。

Images