CN200979574Y

CN200979574Y - 基于复杂可编程逻辑器件技术的压电石英晶体测试仪

Info

Publication number: CN200979574Y
Application number: CN 200620154529
Authority: CN
Inventors: 吴效明; 吴凯
Original assignee: South China University of Technology SCUT
Current assignee: South China University of Technology SCUT
Priority date: 2006-12-08
Filing date: 2006-12-08
Publication date: 2007-11-21
Anticipated expiration: 2016-12-08

Abstract

本实用新型公开了一种基于复杂可编程逻辑器件技术的压电石英晶体测试仪，主控制处理器模块分别与石英晶体阵列、FLASH ROM数据存储模块、液晶显示模块、操作按键模块、USB通讯模块等相连接。本实用新型实现了一种通用的压电石英晶体测试仪，可以实现四通道的压电石英晶体频率实时检测，具有检测精度高、自动化及智能化程度较高、扩展性好等特点。

Description

基于复杂可编程逻辑器件技术的压电石英晶体测试仪

技术领域

本实用新型属于电子仪器领域，特别涉及一种基于复杂可编程逻辑器件(CPLD)技术的压电石英晶体测试仪。

背景技术

频率检测是电子技术中最基本的测量之一，频率信号抗干扰性强，易于传输，因此可以获得较高的测量精度。常见的频率测量方法有测频法和测周法。测频法存在脉冲技术误差，测周法存在高频时基技术误差，因此测频法和测周法分别在高频和低频测量中能达到较高的精度。

常用的频率检测技术主要有两种，一是π网络测量法，该方法主要利用π网络自身的谐振特性，当加在π网络两端的的频率信号与π网络自身固有频率相等时，π网络就会处于谐振状态，此时π网络成为一个纯阻抗网络，此时整个网络的电阻最小，通过测量π网络两端电阻的大小就可以间接测量所加频率的大小；二是将被测晶体作为MCU的时钟晶体，采用两片单片机，分别用标准晶振和待测晶振作为两片单片机的石英晶振，两片单片机一个工作在计数方式，一个则工作在计时方式，经过一段时间的运行后，比较计数和计时结果即可以读出待测晶振的固有频率。

然而上述二种频率检测技术在高精度(精度达到0.5Hz)的高频率测量场合，测量的可靠性以及准确性大大降低。上述第一种方法π网络测量法，虽然能够检测较高的频率，但由于其计数频率由信号发生器产生，因此随着频率的提高对信号发生器的要求也随之提高。如测试的频率范围在9～10MHz之间，至少需要14位的信号发生器。高要求的信号发生器不仅价格较高，而且其产生的高频信号进入π网络时也会受到分布函数等未知因素的影响而不稳定，从而也达不到本系统的要求。上述第二种方法虽然测试精度高，但由于单片机的晶振频率要进行12分频，使得其测试频率大大降低。

发明内容

为了克服上述现有技术的不足，本实用新型的目的在于提供一种将单片机和复杂可编程逻辑器件(CPLD，Complex Programmable Logic Device)技术相结合的新型压电石英晶体测试仪。该测试仪具有高频检测、精度较高、控制功能灵活等特点，仪器体积小、附件少、操作简单、检测耗时少、数据多样、成本低廉、扩展能力好。

本实用新型的目的通过下述技术方案实现：一种基于复杂可编程逻辑器件技术的压电石英晶体测试仪，包括液晶显示模块、操作按键模块、USB通讯模块，主控制处理器模块分别与石英晶体阵列、FLASH ROM数据存储模块、液晶显示模块、操作按键模块、USB通讯模块等相连接。

为了更好地实现本实用新型，所述主控制处理器模块采用单片机AT89S52和CPLD芯片EPM7128S为主要内核。所述FLASH ROM数据存储模块采用64Mbit FLASH ROM、256Mbit FLASH ROM。

本实用新型实现了一种通用的压电石英晶体测试仪，可实时检测四通道压电石英晶体的频率，实时显示检测数据，并具有数据存储和数据通讯等功能；内涵片上软件可实时对检测数据进行分析诊断，设置阈值及监督报警。

本实用新型基于CPLD技术的压电石英晶体测试仪包括硬件电路及片上软件部分。该压电石英晶体测试仪的硬件电路部分：

(1)主控制处理器模块采用单片机AT89S52和CPLD芯片EPM7128S为主要内核，实现对石英晶体阵列输出的频率信号进行运算及分析处理，并同时控制和管理硬件部分的每个模块。复杂可编程逻辑器件(CPLD)作为大规模可编程逻辑器件，是当今应用最广泛的两类可编程专用集成电路之一。CPLD专指那些集成规模大于1000门以上的可编程逻辑器件，由与阵列、或阵列、输入缓冲电路、输出宏单元组成，具有门电路集成度高、可配置为多种输入输出形式、多时钟驱动、内含ROM或FLASH(部分支持在系统编程)、可加密、低电压、低功耗以及支持混合编程技术等突出特点。CPLD的逻辑单元功能强大，一般的逻辑在单元内均可实现，因而其互连关系简单，电路的延时就是单元本身和集总总线的延时(通常在数纳秒至十数纳秒)，并且可以预测。因此，CPLD芯片以其高速、高可靠性以及达纳秒级的时钟频率，非常适合用于高频率量的检测。

(2)FLASH ROM数据存储模块利用大容量高速FLASH ROM，实现对检测数据的实时存储。FLASH ROM具有可擦除，可写入的功能，即使系统电源关闭，其内部的存储数据也不会丢失。

(3)液晶显示模块与操作按键模块共同实现人机界面，完成测量结果的实时显示、应用软件操作界面的操作和信息的输入等功能。

(4)USB通讯模块采用标准USB2.0接口，实现与计算机的数据通讯功能。

该压电石英晶体测试仪还包括片上软件部分：

智能化片上软件采用C语言和汇编语言混合编程完成，具有数据分析、处理、显示、通讯等功能。它不仅使检测更精密、更准确，而且可以实时对检测数据进行分析诊断，设置阈值及监督报警；还可以通过USB接口与计算机相连接，实现检测数据上传、系统设置信息下载等通讯功能。

本实用新型压电石英晶体测试仪工作原理如下：

测试仪采用AT89S52型单片机和ALTERA公司产EPM7128S型CPLD芯片相结合的设计，其中CPLD芯片实现对石英晶体的高频计数检测，单片机实现人机对话、定时、计算、显示等功能。主控制器处理模块中的单片机得到控制信号后，立即给CPLD发出请求，此时CPLD对指定通道的石英晶体输出频率脉冲进行计数，与此同时单片机自身进行1S计时；计时结束，单片机发出控制命令使CPLD停止计数，并将计数结果返回给单片机；单片机根据频率计算程序对计数值进行计算，并在液晶显示模块中显示测量结果。用户可以通过操作按键模块控制测试仪的工作状态以及系统设置等；FLASH ROM数据存储模块可实现检测数据的存储；USB通讯模块采用标准USB2.0接口，实现与计算机的数据通讯功能。

本实用新型压电石英晶体测试仪采用单片机与CPLD芯片结合的设计，充分发挥了单片机使用广泛，价格便宜，能实现功能灵活设计的特点，另一方面单片机还承担了大量的数据运算，解决了CPLD芯片进行兆级运算需要消耗较大硬件资源的缺点。

本实用新型与现有技术相比，具有如下优点和有益效果：

1、本实用新型采用单片机与CPLD芯片相结合的设计具有很强的互补性，单片机具有灵活的控制功能以及良好的人机对话功能，CPLD芯片的高速、高可靠性可实现兆赫兹的频率检测。两者的结合不仅使得高精度的高频率检测得以实现，并且在性能、设计功能及检测精度上都得到了大幅的提高。

2、本实用新型实现了一种通用的压电石英晶体测试仪，可实时检测四通道压电石英晶体的频率，实时显示检测数据，并具有数据存储和数据通讯等功能。

3、单片机及CPLD芯片的成本相对较低，且性能稳定可靠，使得本实用新型具有低成本、高可靠性的特点。

4、本实用新型能够实现对9～10MHz频率范围信号的精确检测，测试精度达到0.5Hz。

附图说明

图1为基于CPLD技术的压电石英晶体测试仪的系统结构图。

图2为基于CPLD技术的压电石英晶体测试仪的主控制处理器模块电路原理图。

图3为基于CPLD技术的压电石英晶体测试仪中主控制处理器模块采用的AT89S52型单片机的程序流程图。

图4为基于CPLD技术的压电石英晶体测试仪中主控制处理器模块采用的EPM7128S型CPLD芯片的片上软件流程图。

具体实施方式

下面结合实施例及附图对本发明作进一步详细的描述，但本发明的实施方式不限于此。

如图1所示的基于CPLD技术的压电石英晶体测试仪，包括主控制处理器模块、石英晶体阵列、FLASH ROM数据存储模块、液晶显示模块、操作按键模块、USB通讯模块等。主控制处理器模块分别与石英晶体阵列、FLASH ROM数据存储模块、液晶显示模块、操作按键模块、USB通讯模块相连接。其中主控制处理器模块采用AT89S52型单片机和ALTERA公司产EPM7128S型CPLD芯片，FLASH ROM数据存储模块采用64Mbit FLASH ROM、256MbitFLASH ROM。

本实用新型要求测量较高的频率信号，因此采用测频法。测频计数会产生误差，这个误差是在计数时发生的丢失脉冲带来的。因为脉冲个数是整数，当检测信号在脉冲产生期间来到，第一个脉冲就会丢失，从而产生误差，引起测量精度的降低。脉冲频率越低，这种误差越大。适当脉冲频率提高，误差就会降低。其误差计算如下：

设标准信号周期T_c，计数值N_x，被测频率f_x，则：

f_x＝N_x/T_c＝N_xf_c

误差为：

δ＝ΔN_x/N＝±1/N_x＝±1/T_cf_x＝±f_c/f_x

由误差计算公式可知，标准信号周期越大，被测频率越大，误差值越小。为提高精度，减小误差，理论上应将测量时间加长，但时间太长也就延长了等待时间，所以一般选1～5s的测量周期，比较符合实际操作。

本实用新型按如下流程进行工作的：首先，操作人员通过按键选择需要使用哪一个通道进行检测，并把选择结果传递给主控制处理器模块。主控制器处理模块中的单片机得到控制信号后，立即给CPLD发出请求，此时CPLD对指定通道的石英晶体输出频率脉冲进行计数，与此同时单片机自身进行1S计时；计时结束，单片机发出控制命令使CPLD停止计数，并将计数结果返回给单片机；单片机根据频率计算程序对计数值进行计算，并在液晶显示模块中显示测量结果。用户可以通过操作按键模块控制测试仪的工作状态以及系统设置等；FLASH ROM数据存储模块可实现检测数据的存储；USB通讯模块采用标准USB2.0接口与计算机相连接，实现检测数据上传、系统设置信息下载等通讯功能。

如图2所示，主控制处理器模块电路主要由AT89S52和ALTERA公司的EPM7128S两块芯片组成。单片机AT89S52通过P2.0-P2.7，P3.4-P3.7与EPM7128S型CPLD芯片的75，77，79-81，4-6，8-11管脚相连接，实现控制、运算，显示等功能，EPM7128S型CPLD芯片实现频率检测功能。为提高效率，减少操作程序，本电路设计实现四通道石英晶体的实时检测。

如图3所示，单片机的程序流程如下：首先进行程序的初始化；随后不断采集通道选通信息，当确定通道数后，控制EPM7128S开始计数，同时AT89S52对计数进行计时；计时时间到，控制EPM7128S停止计数，依据频率计算原理，进行频率值的计算，并输出结果。

如图4所示，EPM7128S的片上软件流程如下：首先进行程序初始化，随后不断等待通道计数使能信号；使能信号确认后，对指定通道的芯片频率进行计数；不断检测复位信号，当确认复位信号，结束计数，并将结果值传送给单片机。

上述实施例为本发明较佳的实施方式，但本发明的实施方式并不受上述实施例的限制，其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本发明的保护范围之内。

Claims

1、一种基于复杂可编程逻辑器件技术的压电石英晶体测试仪，包括液晶显示模块、操作按键模块、USB通讯模块，其特征在于：主控制处理器模块分别与石英晶体阵列、FLASH ROM数据存储模块、液晶显示模块、操作按键模块、USB通讯模块相连接。

2、根据权利要求1所述的一种基于复杂可编程逻辑器件技术的压电石英晶体测试仪，其特征在于：所述主控制处理器模块采用单片机AT89S52和CPLD芯片EPM7128S为主要内核。

3、根据权利要求1所述的一种基于复杂可编程逻辑器件技术的压电石英晶体测试仪，其特征在于：所述FLASH ROM数据存储模块采用64Mbit FLASHROM、256Mbit FLASH ROM。