CN200973160Y - 一种图像质心计算装置 - Google Patents

一种图像质心计算装置 Download PDF

Info

Publication number
CN200973160Y
CN200973160Y CN 200620094433 CN200620094433U CN200973160Y CN 200973160 Y CN200973160 Y CN 200973160Y CN 200620094433 CN200620094433 CN 200620094433 CN 200620094433 U CN200620094433 U CN 200620094433U CN 200973160 Y CN200973160 Y CN 200973160Y
Authority
CN
China
Prior art keywords
image
gate array
microprocessor
nios
centroid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 200620094433
Other languages
English (en)
Inventor
杨光宇
佟新鑫
王庆山
刘晓安
朱丹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenyang Institute of Automation of CAS
Original Assignee
Shenyang Institute of Automation of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenyang Institute of Automation of CAS filed Critical Shenyang Institute of Automation of CAS
Priority to CN 200620094433 priority Critical patent/CN200973160Y/zh
Application granted granted Critical
Publication of CN200973160Y publication Critical patent/CN200973160Y/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Image Processing (AREA)

Abstract

本实用新型公开一种图像质心计算方法及实现装置。它在可编程逻辑门阵列内部嵌入Nios II微处理器,组成了可编程片上系统。利用可编程逻辑门阵列适于完成并行结构功能的特点,由可编程逻辑门阵列完成图像处理区域选择、图像增强、图像二值化、图像质心统计等功能;可编程逻辑门阵列将完成图像质心统计过程所包含的上述各个功能单元以流水线结构连接,达到了实时处理之目的;利用Nios II微处理器可随意定制的方便灵活性,在处理过程中根据实际要求选择图像处理区域的大小,并以此设计数据接口总线的位宽和方向,不受限于预先制造的处理器技术。

Description

一种图像质心计算装置
技术领域
本实用新型涉及能实现基于Nios II的嵌入式图像质心计算技术,具体地说是一种基于Nios II的嵌入式图像质心计算装置,它可以应用于目标质心提取、目标描述与识别及运动估计、目标跟踪等领域。
背景技术
质心的位置是目标图像上的一个确定的点,质心坐标是窗口内目标图像上各点坐标值的平均结果,因此窗口内的少量干扰点不至于对质心计算结果产生太大的影响,而且图形内有孔洞、裂口,甚至是几个分离的片断都不会妨碍计算。当目标姿态变化时,这个点的位置变动较小,故经常利用质心的位置对目标进行跟踪。用质心跟踪方法可以跟踪快速运动的目标,对目标姿态变化的适应性强,目标尺寸大小及其变化基本上不受限制,跟踪比较平稳,而且抗杂波干扰的能力强,所以用质心的位置进行目标跟踪是电视跟踪系统中用得最多的一种方法。在算法的硬件实现过程中,经常是利用可编程逻辑门阵列进行质心的统计,然后利用外部的微处理器进行目标质心位置的解算工作。这种方案需要一个额外的微处理器芯片,硬件结构复杂,成本提高,而且灵活性差。
然而,如果采用可编程逻辑门阵列中的硬件电路及存储器进行目标质心的统计,用嵌入的可裁剪的Nios II微处理器进行质心位置的解算及后继的跟踪工作,可充分发挥可编程逻辑门阵列和微处理器的优势、降低成本、提高灵活性。但目前还尚没有把Nios II微处理器嵌入到可编程逻辑门阵列中来进行图像质心计算的方法及硬件实现的报导。
实用新型内容
本实用新型的目的是提供一种低成本,高灵活性的图像质心实时计算装置。
本实用新型解决其技术问题所采用的技术方案如下:以嵌入Nios II微处理器的可编程逻辑门阵列为核心,包括:
一视频解码器,接收外部视频流;
一可编程逻辑门阵列,接收经过视频解码器分离出的数字视频流以及行场同步信号,通过内部所设流水线结构的各单元、嵌入的Nios II微处理器进行图像质心计算,并经质心位置显示单元将包含有质心位置信息的数据送给视频编码器;
一视频编码器,输出信号为可编程逻辑门阵列质心位置信息的数字视频流;
一电源装置,为视频解码器和可编程逻辑门阵列提供电源;
一Flash程序存储器,与可编程逻辑门阵列通信,用于存储可编程逻辑门阵列的配置数据及Nios II微处理器的处理程序;
一复位电路,为可编程逻辑门阵列提供复位信号;
一晶振电路,为可编程逻辑门阵列提供时钟信号;
一时钟锁相环单元,输入端接受晶振电路的原始时钟信号,经过分频、倍频、驱动之后为整个装置提供时钟信号;
所述流水线结构为各个功能单元采用流水线结构连接结构,包括:
处理区域选择单元,采用处理区域选器,接收由Nios II微处理器区域位置信息,按照区域位置信息接收视频解码器提供的数字视频数据流,输出送至图像预处理单元,并产生选择区域内数据发送结束信号,作为Nios II微处理器的中断信号;
图像预处理单元,采用图像预处理器,对所接收的数字视频数据流,进行增强、滤波处理;
图像二值化单元,采用图像二值化器,接收由图像预处理单元作增强、滤波处理的信号,输出信号为将灰度图像数据变为二值图像数据;
质心统计单元,采用质心统计器,将图像处理区域内二值的像素X,Y方向位置进行累加,输出信号送至由Nios II微处理器;
所述Nios II微处理器,读取质心统计单元的统计值进行质心位置的解算,确定需要处理的图像区域大小;并将解算后质心的位置信息送给质心位置显示单元;所述质心位置显示单元,采用质心位置显示器,接收质心位置信息,将包含有质心位置信息的数据送给视频编码器。
本实用新型利用Nios II微处理器可随意定制的方便灵活性,在处理过程中根据实际要求选择图像处理区域的大小,并以此设计数据接口总线的位宽和方向,不受限于预先制造的处理器技术。同时Nios II微处理器还将完成一些质心计算过程中不适于由可编程逻辑门阵列完成的乘除法运算,避免了额外的处理器芯片开销。
本实用新型的有益效果是:
1.集成度高。考虑到图像处理的实时性,本实用新型采用高速的现场可编程逻辑门阵列作为硬件平台。由于目前可编程逻辑门阵列的逻辑门数已经达到了几十万门,并且其中集成了大量的存储器。同时本实用新型在可编程逻辑门阵列内部嵌入Nios II微处理器,进行质心位置的解算及后继的跟踪工作,更加提高了集成度,使得整个硬件电路结构简化,运行更加健壮。
2.降低成本。本实用新型在可编程逻辑门阵列内部嵌入Nios II微处理器,不用在片外加单独的微处理器芯片。同时Nios II微处理器还可以扩展各种如UART、SPI、DMA等外设接口,大大减少了芯片个数,降低了硬件结构的复杂程度,成本低。
3.增强灵活性。Nios II微处理器是一种功能可裁剪的软核,可以根据系统要求的复杂程度任意增加或裁剪所需要的功能,充分发挥了可编程逻辑门阵列和微处理器的优势,其完全可定制性大大提高了装置的可扩展性及灵活性,不受限于预先制造的处理器技术。
附图说明
图1为图像质心计算过程的流水线结构连接模式图。
图2为图像质心计算装置的电路结构原理图。
图3为可编程逻辑门阵列内部实现质心计算的硬件结构原理图。
具体实施方式
下面通过结合附图对本实用新型作进一步详细说明。
本实用新型实现质心统计的装置,采用流水线结构,即各个功能单元采用流水线结构连接方式。如图1所示,所述流水线结构是完成质心统计过程中的各个处理单元按照顺序连接在一起,即一个处理单元的输出和下一个处理单元的输入相连。完成质心统计过程的流水线结构具体包含图1中虚线框内处理区域选择(处理区域选择器U10)、图像预处理(图像预处理器U11)、图像二值化(图像二值化器U12)、质心统计(质心统计器U13)四个单元。数字视频数据流顺序地经过各个处理单元,当流水线充满之后,从系统的输出端向系统的输入端看去,各个处理单元都在执行着各自的功能。
如图2所示:本实用新型以嵌入Nios II微处理器U2的可编程逻辑门阵列(FPGA)U1为核心,实时完成图像质心的统计及质心位置计算。外部视频流经过视频解码器U4之后分离出数字视频流以及行场同步信号输入到可编程逻辑门阵列输入端,经过可编程逻辑门阵列的硬件逻辑单元完成处理区域选择、图像增强、图像二值化、图像质心的统计,再由嵌入可编程逻辑门阵列内部的Nios II微处理器完成质心位置的计算。可编程逻辑门阵列输出包含有质心位置信息的数字视频流到视频编码器U8。可编程逻辑门阵列的外围电路还包括电源装置U3、Flash程序存储器U7、复位电路U5以及外部晶振电路U6。
如图3所示:所述可编程逻辑门阵列U1内包含图像质心计算过程的Nios II微处理器U2(软核)、时钟锁相环器U9、处理区域选择器U10、图像预处理器U11、图像二值化器U12、质心统计器U13、质心位置显示器U14。其中时钟锁相环器U9接受晶振电路U6的原始时钟信号经过分频、倍频、驱动之后为整个装置提供时钟信号,包括整个质心计算电路所需的时钟以及视频编码器和视频解码器的时钟;Nios II微处理器U2确定需要处理的图像区域大小,将区域位置信息送给处理区域选择器U10;处理区域选择器U10按照区域位置信息接收视频编码器U4提供的数字视频数据流,将数据送给图像预处理器U11,处理区域选择器U10还产生选择区域内数据发送结束信号,作为中断信号发送到Nios II微处理器U2,Nios II微处理器U2产生相应的中断来进行质心位置的解算工作;图像预处理器U11接收处理区域内的数据进行增强、滤波后送给图像二值化器U12;图像二值化器U12将灰度图像数据变为二值图像数据送给质心统计器U13;质心统计器U13完成质心统计工作,将处理区域内有二值的像素X,Y方向位置进行累加,同时将二值像素个数作累加并存放到存储器中等待Nios II微处理器U2读取数据进行质心位置解算;Nios II微处理器U2接收选择区域内数据发送结束信号来产生相应的中断,读取质心统计器U13的统计值进行质心位置的解算,并将解算后质心的位置信息送给质心位置显示器U14;质心位置显示器U14接收质心位置信息,将包含有质心位置信息的数据送给视频编码器U8作输出显示。可编程逻辑门阵列U1的配置数据及Nios II微处理器的程序由Flash程序存储器U7存储。
本实用新型原理:用可编程逻辑门阵列中的硬件电路及存储器进行目标质心的统计,用嵌入到可编程逻辑门阵列中的可裁剪的Nios II微处理器进行质心位置的解算及后继的跟踪工作。Nios II微处理器能够灵活地选择图像处理区域的大小,其大小和外设以及总线的宽度及方向可灵活定制,大大方便了Nios II微处理器与各个流水线结构单元之间的数据通讯。同时Nios II微处理器还将完成一些质心计算工程中不适于由可编程逻辑门阵列完成的乘除法运算,避免了额外的处理器芯片开销。整个由可编程逻辑门阵列完成的质心统计部分电路由流水线结构组成,在图像处理区域结束之后的几个像素时钟周期后即可得到质心统计值;Nios II微处理器在处理区域结束到下一场处理区域开始的时间内完全能胜任质心位置解算的工作,实现了整个质心位置计算的实时性。

Claims (4)

1.一种图像质心计算装置,其特征是:以嵌入Nios II微处理器(U2)的可编程逻辑门阵列(U1)为核心,包括:
一视频解码器(U4),接收外部视频流;
一可编程逻辑门阵列,接收经过视频解码器(U4)分离出的数字视频流以及行场同步信号,通过内部所设流水线结构的各单元、嵌入的Nios II微处理器(U2)进行图像质心计算,并经质心位置显示单元将包含有质心位置信息的数据送给视频编码器(U8);
一视频编码器(U8),输出信号为可编程逻辑门阵列质心位置信息的数字视频流;
一电源装置(U3),为视频解码器(U4)和可编程逻辑门阵列提供电源;
一Flash程序存储器(U7),与可编程逻辑门阵列通信,用于存储可编程逻辑门阵列(U1)的配置数据及Nios II微处理器(U2)的处理程序;
一复位电路(U5),为可编程逻辑门阵列提供复位信号;
一晶振电路(U6),为可编程逻辑门阵列提供时钟信号;
一时钟锁相环单元(U9),输入端接受晶振电路(U6)的原始时钟信号,经过分频、倍频、驱动之后为整个装置提供时钟信号。
2.按照权利要求1所述图像质心计算方法的实现装置,其特征是:所述流水线结构为各个功能单元采用流水线结构连接结构,包括:
处理区域选择单元,采用处理区域选器(U10),接收由Nios II微处理器(U2)区域位置信息,按照区域位置信息接收视频解码器(U4)提供的数字视频数据流,输出送至图像预处理单元,并产生选择区域内数据发送结束信号,作为Nios II微处理器(U2)的中断信号;
图像预处理单元,采用图像预处理器(U11),对所接收的数字视频数据流,进行增强、滤波处理;
图像二值化单元,采用图像二值化器(U12),接收由图像预处理单元作增强、滤波处理的信号,输出信号为将灰度图像数据变为二值图像数据;
质心统计单元,采用质心统计器(U13),将图像处理区域内二值的像素X,Y方向位置进行累加,输出信号送至由Nios II微处理器(U2)。
3.按照权利要求1所述图像质心计算方法的实现装置,其特征是:所述Nios II微处理器(U2),读取质心统计单元(U13)的统计值进行质心位置的解算,确定需要处理的图像区域大小;并将解算后质心的位置信息送给质心位置显示单元(U14)。
4.按照权利要求1所述图像质心计算方法的实现装置,其特征是:所述质心位置显示单元,采用质心位置显示器(U14),接收质心位置信息,将包含有质心位置信息的数据送给视频编码器(U8)。
CN 200620094433 2006-11-24 2006-11-24 一种图像质心计算装置 Expired - Fee Related CN200973160Y (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200620094433 CN200973160Y (zh) 2006-11-24 2006-11-24 一种图像质心计算装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200620094433 CN200973160Y (zh) 2006-11-24 2006-11-24 一种图像质心计算装置

Publications (1)

Publication Number Publication Date
CN200973160Y true CN200973160Y (zh) 2007-11-07

Family

ID=38884408

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200620094433 Expired - Fee Related CN200973160Y (zh) 2006-11-24 2006-11-24 一种图像质心计算装置

Country Status (1)

Country Link
CN (1) CN200973160Y (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104581094A (zh) * 2014-12-16 2015-04-29 河南铭视安防工程有限公司 一种视频光端机及其检测方法
CN107678551A (zh) * 2017-10-19 2018-02-09 京东方科技集团股份有限公司 手势识别方法和装置、电子设备
CN111699360A (zh) * 2017-11-03 2020-09-22 威力登激光雷达有限公司 用于多层质心计算的系统和方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104581094A (zh) * 2014-12-16 2015-04-29 河南铭视安防工程有限公司 一种视频光端机及其检测方法
CN107678551A (zh) * 2017-10-19 2018-02-09 京东方科技集团股份有限公司 手势识别方法和装置、电子设备
CN107678551B (zh) * 2017-10-19 2021-12-28 京东方科技集团股份有限公司 手势识别方法和装置、电子设备
US11402918B2 (en) 2017-10-19 2022-08-02 Boe Technology Group Co., Ltd. Method for controlling terminal apparatus, apparatus for controlling terminal apparatus, and computer-program product
CN111699360A (zh) * 2017-11-03 2020-09-22 威力登激光雷达有限公司 用于多层质心计算的系统和方法

Similar Documents

Publication Publication Date Title
Chen et al. MSARN: A deep neural network based on an adaptive recalibration mechanism for multiscale and arbitrary-oriented SAR ship detection
CN102209205B (zh) 电视跟踪器中的视频叠加显示装置
CN111275983B (zh) 车辆追踪方法、装置、电子设备和计算机可读存储介质
CN108171734B (zh) 一种orb特征提取与匹配的方法及装置
WO2019212689A1 (en) Scalable neural network processing engine
CN103873741A (zh) 一种用于替换视频中感兴趣区域的方法及装置
CN102509071B (zh) 光流计算系统和方法
CN107749987A (zh) 一种基于块运动估计的数字视频稳像方法
CN200973160Y (zh) 一种图像质心计算装置
CN112507918B (zh) 一种手势识别方法
CN109215037A (zh) 目标图像分割方法、装置及终端设备
CN106778670A (zh) 手势识别装置及识别方法
CN111353473B (zh) 一种人脸检测方法、装置、电子设备及存储介质
CN101193286A (zh) 一种图像质心计算方法及实现装置
Wang et al. Dual encoder-decoder network for land cover segmentation of remote sensing image
Dong et al. A 4.29 nJ/pixel stereo depth coprocessor with pixel level pipeline and region optimized semi-global matching for IoT application
CN103413326A (zh) Fast approximated SIFT算法中特征点检测方法及装置
CN111696134B (zh) 一种目标检测方法、装置以及电子设备
CN100352282C (zh) 用于图像相关性最小失真计算的自适应尽快退出技术
CN100403337C (zh) 图像角点快速提取方法及实现装置
CN104731519A (zh) 快取存储器管理装置及应用该快取存储器管理装置的动态影像系统及方法
Zhang et al. Hierarchical and parallel pipelined heterogeneous SoC for embedded vision processing
CN113407537B (zh) 数据处理方法、装置及电子设备
CN115578436A (zh) 一种基于多级特征并行交互融合的单目深度预测方法
CN113160321B (zh) 一种实时图像序列的几何映射方法和装置

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071107

Termination date: 20111124