CN200950689Y - 一种级连led驱动集成电路 - Google Patents

Abstract

一种级连LED驱动集成电路，包括上电复位电路、振荡器、分频器、数字滤波器、移位寄存器、锁存器、驱动输出电路、缓冲输出电路，位控制/分配模块和模式/变速控制模块，位控制/分配模块的输入端分别与移位寄存器或锁存器的输出端相接，由数据位判断锁存信号是否有效，对SPI总线输入的数据进行控制、分配，模式/变速控制模块的输入端分别与分频器、锁存器、位控制/分配模块的输出端连接，其输出端与驱动输出电路相连，用于提供两组由数据位D7控制变化速度，连续占空比渐变信号PWM模式。其用于灯饰照明工程。只须较少的数据就能控制级连驱动LED灯的复杂组合模式变化。令系统程序简化，大幅减少程序资源，缩短开发周期，降低系统成本。

Description

一种级连LED驱动集成电路

技术领域

本实用新型涉及一种集成电路，尤其是，涉及一种用于级连LED驱动的集成电路。

背景技术

目前，LED灯饰厂家针对级连LED装饰照明工程，采用的方式多为SPI总线控制通用串并转换电路，依靠庞大的数据量来时时刷新各LED的输出占空比，从而实现整体的模式变化。往往一个带渐变的模式程序需要一个熟练的程序工程师花费大量的时间和精力，使用大块宝贵的硬件程序空间资源才能实现。

实用新型内容

本实用新型的目的是提供一种用于级连LED的驱动集成电路，使控制程序简易化并且降低成本。

本实用新型级连LED驱动集成电路，包括上电复位电路、振荡器、分频器、数字滤波器、移位寄存器、锁存器、驱动输出电路、缓冲输出电路，其中还包括位控制/分配模块和模式/变速控制模块；

位控制/分配模块的输入端分别与移位寄存器或锁存器的输出端相接，由数据位判断锁存信号是否有效，用于对SPI总线输入的数据进行控制、分配；

模式/变速控制模块的输入端分别与分频器、锁存器、位控制/分配模块的输出端连接，其输出端与驱动输出电路相连，用于提供两组由数据位D7控制变化速度，连续占空比渐变信号PWM模式。

本实用新型级连LED驱动集成电路，其中移位寄存器的输入端与SPI总线连接，其输出端分别与锁存器和缓冲输出电路连接，数字滤波器的输入端与Sin信号连接，其输出端与模式/变速控制模块和缓冲输出电路连接。

本实用新型级连LED驱动集成电路，其中位控制/分配模块和模式/变速控制模块控制亮、灭、渐明、渐暗4种模式。

本实用新型级连LED驱动集成电路，其中SPI总线输入8位数据，Sin输入信号可以任意调控PWM输出速率及状态的暂停保持。

本实用新型级连LED驱动集成电路，其中可内置一个或多个像素点的驱动单元，每个像素点为三路输出。

本实用新型内置了“位控制/分配模块”和“模式/变速控制模块”由SPI总线数据位控制模式、速度和数据是否锁存的级连LED驱动集成电路。主要表现在：内置“位控制/分配模块”和“模式/变速控制模块”提供了基本的模式变化模块，设定了功能灵活而紧凑的数据结构，程序工程师只须根据要求的整体模式进行分解，再用数据编排调用内部资源就能实现目的。

与目前通用的方式相比，优点是相当于在系统中，内置了几个硬核做的基本模式子程序，再配合功能灵活而紧凑的数据结构，令系统程序简化，大幅减少程序资源，缩短开发周期，降低系统成本。是城市景观LED灯装饰照明工程的一大创新，促进城市绿色装饰照明的发展。

附图说明

本发明上述或另外的优点将通过参照结合附图的以下详细描述而变得更加清楚：

图1是根据本实用新型级连LED驱动集成电路的方框图；

图2是根据本实用新型级连LED驱动集成电路的PWM渐变模式的示意图。

具体实施方式

如图1所示，是本实用新型级连LED驱动集成电路的方框图，其中包括上电复位电路、振荡器、数字滤波器、移位寄存器、锁存器、位控制模块、模式/变速控制模块、驱动输出电路、缓冲输出电路。主要在驱动电路中内置了“位控制/分配模块”和“模式/变速控制模块”，从SPI总线输入8位数据指令后经“位控制/分配模块”控制，1位数据控制此组数据是否有效，1位数据调整“模式/变速控制模块”的变化速率，6位数据对应三路LED驱动输出调用“模式/变速控制模块”的PWM输出模式。因此一组8位数据指令就能实现一个RGB发光单元的模式变化控制，因此只须较少的数据就能控制级连驱动LED灯的复杂组合模式变化。使系统程序简化，大幅减少程序程序资源，缩短开发周期，降低系统成本。下面具体说明各个电路的连接和作用。

本实用新型级连LED驱动集成电路，上电复位电路是一个双边上电复位电路，确保上电时计数器和控制器初始状态。振荡器、分频器与模式/变速控制模块三者串接，振荡器是一个内置RC振荡器，为芯片提供本振频率。

移位寄存器的输入端与SPI总线连接，其输出端分别与锁存器和缓冲输出电路连接，由SPI总线输入的数据进入8位移位寄存器，用于数据的串并转换。锁存器接收由SPI总线控制输入8位移位寄存器的数据，存入8位锁存器，完成数据的串并转换。

位控制/分配模块的输入端与锁存器的输出端相接，位控制/分配模块的输出端与模式/变速控制模块的输入端连接，位控制/分配模块对SPI总线输入的数据进行控制、分配。其中第8位数据判断锁存信号是否有效，即是否允许锁存信号将其余7位移位寄存器中的数据存入7位锁存器中，如果允许，“锁存器”中数据将被更新。7位数据对“模式/变速控制模块”进行控制/分配：数据的第7位为速度位，其余6位数据以2个一组，分别控制亮、灭、渐明、渐暗4种模式到三路输出。

模式/变速控制模块的输入端分别与分频器、锁存器和位控制/分配模块的输出端相接，模式/变速控制模块的输出端与驱动输出电路连接，模式/变速控制模块的作用是提供两组由数据位D7控制变化速度，连续占空比渐变信号PWM模式，0→128/128占空比渐变信号(渐明模式)和128/128→0占空比渐变信号(渐暗模式)，供“位控制/分配模块”分配的数据选择调用。

驱动输出电路用于将位控制/分配模块选择的输出PWM信号，通过NMOS开漏输出直接驱动LED。

数字滤波器的输入端与Sin信号连接，输出端与缓冲输出电路连接。Sin信号经过数字滤波器后作为渐变模式的控制时钟，可控制变化速度。Sin信号可单片机提供也可从市供电网络取入的交流50赫兹频率信号再进行滤波和整形。数字滤波器的原理是由两路互反的D触发器连接一个RS锁存器构成。当数字输入信号翻转后，首先将RS锁存器原先使能的信号去除，(这时RS锁存器还保持原状)然后经过1～2个同步时钟(约64us～128us，125KHz振荡器8分频)另一路使能的信号使能，使RS锁存器翻转。所以这块电路能滤除15K～30KHz以上的干扰信号。

缓冲输出电路具有强输出能力保证SPI总线和Sin级连信号良好，抗干扰强。

如图2所示，是根据本实用新型级连LED驱动集成电路的PWM渐变模式的示意图。其中具体说明位控制/分配模块和模式/变速控制模块控制亮、灭、渐明、渐暗4种模式。

位控制/分配模块(图2)：“位控制/分配模块”的作用是对SPI总线输入的数据进行控制、分配。移位寄存器的第8位数据D8判断锁存信号LCHin是否有效，即是否允许锁存信号将其余7位移位寄存器中数据存入7位锁存器中，如果允许，“锁存器”中数据将被更新。根据的7位数据对应“模式/变速控制模块”进行分配：数据的第7位D7为速度位，为0时渐变为默认速率，为1时渐变速率加快2倍。其余6位数据为3路输出模式选择位，每一组2个数据，有4种状态，通过两个2选1通道选择亮、灭、渐明、渐暗4种模式。数据的D6、D5位为LED3驱动口的控制位；D4、D3位为LED3驱动口的控制位；D2、D1位为LED1驱动口的控制位。见数据位控制表：

数据位控制表

数据	D8	D7	D6	D5	D4	D3	D2	D1
									数据位控制说明	锁存使能位	速度位	控制LED3		控制LED2		控制LED1
D8＝0不能锁存	D7＝0默认速率	D6＝0、D5＝0灭		D4＝0、D3＝0灭		D2＝0、D1＝0灭
								D6＝0、D5＝1亮		D4＝0、D3＝1亮		D2＝0、D1＝1亮
		D8＝1允许锁存	D7＝12倍速率	D6＝1、D5＝0渐明		D4＝1、D3＝0渐明								D2＝1、D1＝0渐明
D6＝1、D5＝1渐暗								D4＝1、D3＝1渐暗		D2＝1、D1＝1渐暗

模式/变速控制模块：振荡器经模式/变速控制模块分频为128分频后，提供频率较高(大于100Hz)128级扫描信号。Sin信号经过数字滤波器后经模式/变速控制模块分频为256(或128)分频产生128级刷新频率。128级扫描信号与128级刷新频率作时时比较，全“0”或全“1”时输出两个脉冲信号“亮灯信号”。通过一个D触发器取出128分频输出扫描信号的下降延脉冲信号“灭灯信号”。128级变化的“亮灯信号”控制RS锁存器的置位端，固定的“灭灯信号”控制RS锁存器的清零端，即输出2组连续占空比渐变信号(PWM)模式“0→128/128(渐明模式)”、“128/128→0(渐暗模式)”，供“位控制/分配模块”分配的数据选择调用。

PWM渐变模块变化说明：(见图2)

渐明模式：当锁存有效时，“渐明模式”开始由灭开始变亮，每一个Sin信号的边沿变化使“渐明模式”输出占空比增加一级(1/128)，当占空比增加到(128/128)最亮时保持亮的状态，直至新的数据被有效锁存进入重新开始。

渐暗模式：当锁存有效时，“渐暗模式”开始由亮开始变暗，每一个Sin信号的边沿变化使“渐暗模式”输出占空比减少一级(1/128)，当占空比减少到(0/128)灭时保持灭的状态，直至新的数据被有效锁存进入重新开始。

变化周期时间T：渐变模式的周期时间由Sin输入信号分频后的128级刷新频率决定，Sin输入信号可以任意调控渐变模式的变化速率以及状态的暂停保持。当Sin输入信号频率固定时，128级刷新频率可由数据位D7控制变化2倍速率。每次锁存有效时，渐变模块都从新开始变化。

D7＝0时  周期时间T＝Tsin×128  刷新级数为128级  例如Sin＝50Hz时，T＝2.56秒

D7＝1时  周期时间T＝Tsin×64  刷新级数为128级  例如Sin＝50Hz时，T＝1.28秒

以上所述仅是本发明的优选实施方式，可以理解，本领域技术人员在不脱离本发明的精神和构思的前提下，可以作出其它改进和变化。

Claims (5)

1.一种级连LED驱动集成电路，包括上电复位电路、振荡器、分频器、数字滤波器、移位寄存器、锁存器、驱动输出电路、缓冲输出电路，其特征在于还包括位控制/分配模块和模式/变速控制模块；

位控制/分配模块的输入端分别与移位寄存器或锁存器的输出端相接，由数据位判断锁存信号是否有效，用于对SPI总线输入的数据进行控制、分配；

模式/变速控制模块的输入端分别与分频器、锁存器、位控制/分配模块的输出端连接，其输出端与驱动输出电路相连，用于提供两组由数据位D7控制变化速度，连续占空比渐变信号PWM模式。

2.根据权利要求1所述的级连LED驱动集成电路，其特征在于移位寄存器的输入端与SPI总线连接，其输出端分别与锁存器和缓冲输出电路连接，数字滤波器的输入端与Sin信号连接，其输出端与模式/变速控制模块和缓冲输出电路连接。

3.根据权利要求1或2所述的级连LED驱动集成电路，其特征在于位控制/分配模块和模式/变速控制模块控制亮、灭、渐明、渐暗4种模式。

4.根据权利要求3所述的级连LED驱动集成电路，其特征在于SPI总线输入8位数据，Sin输入信号可以任意调控PWM输出速率及状态的暂停保持。

5.根据权利要求4所述的级连LED驱动集成电路，其中可内置一个或多个像素点的驱动单元，每个像素点为三路输出。

Images