CN1976237A - 用于数据可靠存储或传输的编码和解码方法及应用 - Google Patents

Abstract

本发明提供用于数据可靠存储或传输的编码和解码方法及应用。本发明的编码方法对信源数据进行包括以下步骤的处理，(1.1)进行差错控制编码，构造出发射矢量A；(1.2)根据发射矢量A进行交叉排列编码。本发明的编码方法对经交叉排列编码处理的编码数据进行包括以下步骤的解码处理，(2.1)按交叉排列逆变换规则进行交叉排列解码；(2.2)对交叉排列解码得到的接收矢量B进行纠错解码。本发明还提供了相应数据存储系统和数据传输系统。本发明提供的方案能够保证高效率的数据可靠存储或传输，不仅适用于在弱辐射环境下的大容量数据可靠存储和强干扰劣质信道环境中数据的可靠传输，也适用于电子信息学科领域其他要求数据可靠性的场合。

Description

用于数据可靠存储或传输的编码和解码方法及应用

技术领域

本发明属于电子信息学科领域，特别涉及用于数据可靠存储或传输的编码和解码方法及应用。

背景技术

对数据的处理是电子信息学科领域的基本内容，保证数据可靠性是本领域的重要课题，其中最难处理的有两种情况：在弱辐射环境下的大容量数据存储的安全性和强干扰劣质信道环境中数据的可靠传输。

弱辐射环境下的大容量数据可靠存储：

在太空中，有宇宙射线，各种高能粒子，包括高能质子、中子、α粒子、重离子。这类粒子有很高的能量，非常像体积极微小的高速子弹，这类粒子向芯片冲击，如果从芯片晶格空间穿过，感应场会引起与“0”、“1”对应的存储态翻转，产生误码。如果正好击中晶格点，会造成半导体材料的永久损坏，损坏点所对应的数据会永久丢失。单个高能粒子对存储芯片产生的影响，使其表示数据的状态翻转和存储单元局部遭受永久性损坏的现象，称为单粒子效应。

为了使发生了差错的码元得以恢复，通常采用前向差错控制编码，或者采用多倍冗余存储，再用大数定律判决的方法纠错。或者两种方法都用。在前向差错控制编码方法方面，有采用汉明码、RS码(Reed-Solomon里德-索洛蒙，是一类非二进制的BCH码)等。在多倍冗余存储方面，有采用三倍冗余存储。(采用多倍冗余存储，再用大数定律判决的方法纠错，这种方案的缺点是存储器利用率太低，三倍冗余存储法，其利用率只有1/3)

强干扰劣质信道环境中数据的可靠传输：

劣质信道通常指无线信道，其误码率P_e≈10^-3～10^-4。无线信道是全球通信网络数据传递链路中的一个重要环节，它可能是网络的主要信道，(如卫星通信)；也可能是网络中的某一段信道，如无线信道就是移动通信网的一段信道。无线信道中的干扰有两种，随机干扰，即个别的码元可能出错，出错的位置是随机的；突发干扰，即连着一串码中多位出错。在无线信道中两种干扰同时存在。对无线信道威胁最大的是突发干扰。

为了保证数据可靠性，现有技术有出错重传和前向差错控制两种解决方案。出错重传要求有反向信道，会使网络管理和收发信设备的复杂性增加，并使传输速率明显下降。采用前向差错控制，不要反向信道，非常适合无线信道中点对点和一点对多点的数据传输。

因此考虑到实用性，现有技术解决弱辐射环境下的大容量数据可靠存储和强干扰劣质信道环境中数据的可靠传输，通常采用同一种解决方案，即前向差错控制编解码。值得注意的是，这两种问题具有相通之处，为了保证存放可靠，数据存储需要对存放数据前先进行编码，取出数据后进行解码；为了保证传输可靠，对数据传输工作方式在发送数据前进行编码，取得数据后进行解码。可见这两种问题可以综合作为数据存取的问题处理，都采用编解码解决方案。

但现有技术采用的前向差错控制编解码方案的性能指标要求是互相冲突的：为了提高数据可靠性，要求加大纠错能力，提高容错率，但又明显降低了编码效率。不同码长的本原BCH(Bose-Chaudhuri-Hocquerghem)码具有不同的纠错能力。纠错能力不仅与码组长度有关，还和编码效率有关。加入的监督码越多，纠错能力越强，但编码效率越低。当加入的监督码多，码组长度n较大时，纠错个数较多，用硬件解码，线路太复杂；用软件解码，运算量太大，时延太长。而目前常用的汉明码，编码效率和容错率均较高，但问题在于信码长度太短，只有4位，不符合通信中数据的实际结构。通信中的数据通常为8比特或高于8比特一组，一个数据组要分成二段或多段后再依次进行编码，传输后，依次解码，再进行装配组合。编码前的码组分割，译码后的码段组合，所需开销时间多，编解码的过渡时间太长，无法高速实时。

可见采用现有编解码方案解决数据可靠存储或传输问题，难以兼顾编解码效率和容错率。

发明内容

本发明目的在于提供用了数据可靠存储和传输的高效率编码和解码方法及应用。

为实现上述目的，本发明提供的编码方案是对信源数据进行包括以下步骤的处理，

(1.1)进行差错控制编码，构造出发射矢量A；

(1.2)根据发射矢量A进行交叉排列编码，所述交叉排列编码过程为：取m个发射矢量A₀，A₁，…A_m-1，发射矢量A₀，A₁，…A_m-1中的每一个都具有n个分量，组成一个m行×n列存储阵列，按行顺序将存储阵列分列存到n个存储器或按列顺序串联组成长度为mn的基带信号矢量M_A。

而且，组成基带信号矢量M_A的实现过程为：

按存储阵列的行顺序将每个发射矢量的各个分量分别写入n个子存储器，依次写入存储阵列中包含的m行数据；

按列顺序从n个子存储器读出存储阵列的数据并顺序串联，组成长度为mn的基带信号矢量M_A。

而且，所述步骤1.1包括以下操作，

(1.1.1)选定本原多项式g，导出生成矩阵G，将G归一化，归一化计算G的公式为

G＝[I_k，Q]    (1-1)

其中I_k为单位矩阵，k表示信码长度，Q为系数转置矩阵；

(1.1.2)计算校验码R，

计算校验码R的公式为

R＝D·Q       (1-2)

其中D为信码矢量，校验码R即监督矢量R；

(1.1.3)构造发射矢量A，

计算A的公式为

A＝[D，R]     (1-3)。

本发明提供的解码方案是，对经交叉排列编码处理的编码数据进行包括以下步骤的解码处理，

(2.1)按交叉排列逆变换规则进行交叉排列解码；

(2.2)对交叉排列解码得到的结果进行纠错解码。

而且，所述交叉排列解码过程如下，

根据交叉排列逆变换规则将接收信号矢量M_B分解，并组成m行×n列存储矩阵；按存储矩阵列顺序写入n个子存储器，即每个子存储器存入存储矩阵中的一列数据；然后按行顺序读出，将接收信号矢量M_B变为m个接收矢量B₀，B₁，……B_m-1。

本发明还提供了一种采用上述数据可靠存取方法的数据存储系统，设有数据存储设备，所述数据存储设备是两个或以上子存储器并列构成的存储阵列板，还设有电流驱动器、通过电流驱动器控制存储阵列板实现交叉排列编解码的存储设备控制器，存储设备控制器和数据存储设备之间建立数据总线连接，电流驱动器和数据存储设备之间、存储设备控制器和电流驱动器之间分别建立地址和控制总线连接。

而且，所述存储设备控制器采用FPGA实现，所述子存储器采用CF卡，采用CF卡地址和控制线复用的方式驱动CF卡。

而且，设置USB接口，USB接口与存储设备控制器之间建立数据传输连接。

而且，设置可扩展接口，添加1块或以上带有扩展接口的扩展用存储阵列板，扩展用存储阵列板通过可扩展接口连接到存储设备控制器，采用1块以上扩展用存储阵列板时相互之间通过扩展接口串连。

本发明还提供了采用上述数据存储系统的数据传输系统，其特征在于：在发送端和接收端各设置一套数据存储系统，发送端的数据存储系统用于数据编码，接收端的数据存储系统用于数据解码。

本发明改进了差错控制编解码技术，通过交叉排列及逆变换解决了兼顾编解码效率和容错率的问题，保证了高效率的数据可靠存储或传输。还提供了高速算法，以尽可能少的计算量，获得尽可能大的纠错能力。本发明提供的编解码方法可用于实时，非实时，各种高速，中速，低速的数据的安全存储和可靠传输，特别适用于实时、高速、大容量数据的安全存储和可靠传输。本发明的可单纯用于数据存储，也可单纯用于数据传输，也可既用于数据存储和数据传输。本发明更对应方法提供了数据存储系统，该系统的硬件架构可实现高可靠大容量高速实时存储的制造技术。这种硬件结构也可用于高可靠数据传输。本发明提供的方案不仅解决了在弱辐射环境下的大容量数据可靠存储和强干扰劣质信道环境中数据的可靠传输，而且由于实施简便高效，也适用于电子信息学科领域其他要求数据可靠性的场合。

附图说明

图1是本发明交叉排列编码数据写入示意图。

图2是本发明用于存储时交叉排列编码数据读出示意图。

图3是本发明用于传输时交叉排列编码数据读出示意图。

图4是本发明数据存储系统的结构框图。

图5是本发明数据存储系统实施例中驱动结构示意图。

图6是本发明数据存储系统实施例中数据存储方式示意图。

图7是本发明数据存储系统实施例中存储设备控制器功能示意图。

图8是本发明数据存储系统实施例中数据写入原理图。

图9是本发明数据存储系统实施例中数据读出原理图。

图10是本发明数据存储系统实施例中多存储阵列板结构图。

具体实施方式

本发明提出了一种用于数据可靠存储和传输的编码方法，对信源数据进行包括以下步骤的处理，

(1.1)进行差错控制编码，构造出发射矢量A；

(1.2)根据发射矢量A进行交叉排列编码，所述交叉排列编码过程为，取m个发射矢量A₀，A₁，…A_m-1，发射矢量A₀，A₁，…A_m-1中的每一个都具有n个分量，组成一个m行×n列存储阵列，按行顺序将存储阵列分列存到n个存储器或按列顺序串联组成长度为mn的基带信号矢量M_A。

本发明的关键改进是采用差错控制和交叉排列结合编码，以简便的方式达到双重差错控制效果，并且由于差错控制效果强劲而无需增加监督码长度和相应计算工作，实现了高速与效率效果兼顾的数据可靠性保证。添加交叉排列过程的效果显著，在容错率不超过13％的条件下(即100个码元中，错码不超过13个)，可靠性达99.999999999999％即误码率优于10^-14。值得注意的是，本发明提供的方案同时适合于解决数据可靠存储和可靠传输问题，按照本技术领域习惯，对编码过程的描述采用了数据通信传输术语，如发射矢量、基带发射矢量、接收矢量，实际上在数据存储中并不会进行数据发射和接收。交叉排列编码首先定义编码的逻辑，将一定数量(m一般取值在80～100以上)的发射矢量A₀，A₁，…A_m-1组成一个存储阵列，每个发射矢量A₀，A₁，…A_m-1作为存储阵列的一行。参见附图1，本发明的编码方法用于数据存储时，采用特殊的存储阵列写入方式完成编码的硬件实现：发射矢量A的分量标记为b₀，b₁，…b_n-1，b₀比特写入第0号存储器，b₁比特写入第1号存储器，b_i比特写入第i号存储器，余类推。在进行这种编码处理后，即使每个子存储器都有不同程度的损坏，但只要不是全坏，都能根据余留下来的部分数据，恢复原始数据。可见本发明以巧妙的编码设计解决了数据可靠存储问题。

当进行数据传输时，与数据可靠存储不同的是需要考虑传输信道，由于通常是以比特流形式无线传输，因此为防止数据丢失的处理需要由信源数据流变换成基带信号矢量M_A组成的发射数据流，实现过程可以参考数据可靠存储的硬件实现，本发明提供了进一步的方案：按存储阵列的行顺序将每个发射矢量的各个分量分别写入n个子存储器，依次写入存储阵列包含的共m行数据；按列顺序从n个子存储器读出存储阵列的数据并顺序串联，组成长度为mn的基带信号矢量M_A。参见图3，本发明用于传输时，按列顺序从n个子存储器读出存储阵列的数据，然后串接成基带信号矢量M_A，图中斜线表示串接关系。每个子存储器读出的数据长度为m比特，构成的基带信号矢量M_A数据总长度为mn比特。信源数据流被处理成由连续的基带信号矢量M_A组成的形式，然后进行发送。实践证明经这种编码处理后，抗突发干扰长度为3m比特。也可采用其他方式，例如采用一个存储器划分成n区，取代n个子存储器的功能，但这种情况下有可能在存储阶段，会因存储器某扇区损坏而丢失数据，因此，在一个存储器中划分成n区，取代n个子存储器的方法，不适合同时用于数据存储和传输的情况。

本发明还提供了与编码方法相应的解码方法。对应于编码，进行解码的过程则是相应逆向的，经交叉排列编码处理的编码数据进行包括以下步骤的解码处理，

(2.1)按交叉排列逆变换规则进行交叉排列解码；

(2.2)对交叉排列解码得到的结果进行纠错解码。

而本发明单独用做数据存储时无需考虑传输信道，因此提取数据的处理可以非常简单：需要取出数据时，直接按原存储方向反向并行取出各子存储器存储数据，重新按行构成m个接收矢量B₀，B₁，……B_m-1即可完成交叉排列解码，然后进行相应纠错解码即可，可参见图2。

用做数据传输时，则交叉排列解码过程基于与基带信号矢量M_A对应的接收信号矢量M_B进行处理，根据交叉排列逆变换规则将接收数据流中的接收信号矢量M_B分解，并组成m行×n列存储矩阵；按存储矩阵列顺序写入n个子存储器，即每个子存储器存入存储矩阵中的一列数据；然后按行顺序读出，将接收信号矢量M_B变为m个接收矢量B₀，B₁，……B_m-1。

为了提高编码效率，便于实现高速实时传输和高速大容量存储，本发明还改进了差错控制编码技术，提供了快速生成校验码R的方法，技术方案为：所述步骤1.1包括以下操作，

(1.1.1)选定本原多项式g，导出生成矩阵G，将G归一化，归一化计算G的公式为

G＝[I_k，Q]    (1-1)

其中I_k为单位矩阵，k表示信码长度，Q为系数转置矩阵；

(1.1.2)计算校验码R，

计算校验码R的公式为

R＝D·Q       (1-2)

其中D为信码矢量，校验码R即监督矢量R；

(1.1.3)构造发射矢量A，

计算A的公式为

A＝[D，R]     (1-3)。

在现有技术中，构造发射矢量A采用公式A＝D·G。而本发明采用公式(1-2)，直接计算校验码R，省去了大量计算而不影响结果，提高了编码效率。

解码过程是编码过程的逆过程，在进行交叉排列解码之后，应当进行与差错控制编码相逆的纠错解码。因为数据在存储或传输中出错是难以避免的，交叉排列解码结果B_i＝A_iE_i，E_i≠0，因此B_i≠A_i，需要对交叉排列解码得到的接收矢量B进行纠错解码，本发明借鉴现有技术的前向差错控制方法进行纠错解码，按理论计算得出标准S码本集和校正子S_e，将S_e与S码本集对照，当S_eS＝0时，根据S的特征进行前向纠错。

可见，本发明提供的编解码方案同时具有强纠错、高速、实时编解码的优质性能，实践证明写入/读出数据率均可达690Mb/s。

为了克服现有技术缺点，实现大容量数据可靠存储，本发明根据上述数据可靠存取方法提供了一种数据存储系统以便实际应用：设有数据存储设备，所述数据存储设备是两个或以上子存储器并列构成的存储阵列板，还设有电流驱动器、通过电流驱动器控制存储阵列板实现交叉排列编解码的存储设备控制器，存储设备控制器和数据存储设备之间建立数据总线连接，电流驱动器和数据存储设备之间、存储设备控制器和电流驱动器之间分别建立地址和控制总线连接。参见附图4，电流驱动器的作用是为了提供满足子存储器正常工作的驱动电流，因此本发明只是通过电流驱动器来驱动存储设备的地址和控制总线，从存储设备控制器到电流驱动器的接口是单向的。由存储设备控制器直接驱动存储器的I/O数据总线，由于要对存储器进行读写操作，因此这里的数据线是双向的。

为了实现交叉排列编解码，本发明设置了两个或以上子存储器并列构成的存储阵列板作为数据存储系统的数据存储设备。存储阵列板中包含子存储器的个数与发射矢量的码组长度相应，标记为n个。如附图1，n个子存储器标记为0号存储器、1号存储器、2号存储器……n-3号存储器、n-2号存储器、n-1号存储器，进行交叉编码时，某个发射矢量M_i(i＝1～m)的分量b₀，b₁，……b_n-1分别存入0号存储器、1号存储器……n-1号存储器，即按行写入。

本发明所述存储设备控制器采用FPGA实现。FPGA是英文FieldProgrammable Gate Array的缩写，即现场可编程门阵列，它是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。FPGA体系结构和逻辑单元灵活、集成度高以及适用范围宽，并且设计开发周期短、设计制造成本相对较低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验，因此可利于具体实施生产本发明提供的数据存储系统。

本发明所述子存储器采用CF卡。CF卡(Compact Flash)采用闪存(flash)技术，是一种稳定的存储解决方案，不需要电池来维持其中存储的数据。对所保存的数据来说，CF卡比传统的磁盘驱动器安全性和保护性都更高；比传统的磁盘驱动器及III型PC卡的可靠性高5到10倍，而且CF卡的用电量仅为小型磁盘驱动器的5％。这些优异的条件使CF卡作为本发明优选存储介质。

因为数据存储系统中同时使用多个子存储器，可能出现FPGA芯片管脚不够的情况，本发明提供采用多块CF卡共用相同的地址线和控制线的方案。例如本发明实施例设有24块CF卡，即一块FPGA要驱动24块CF卡。一块CF卡有50个管脚，实施例采用的FPGA芯片(具体实施时型号可根据用户的功能需求选定)有672个管脚，但管脚还是不够，需复用CF卡地址和控制线。参见图5，本发明实施例的驱动结构为一块FPGA通过地址/控制总线控制4个电流驱动器，每个电流驱动器通过地址/控制总线控制6个CF卡。参见图6，本发明实施例一次向24块CF卡各输入8bit数据，并实现数据交叉排列编码，m由用户指定，n＝24。

为了便于使用，本发明的数据存储系统设置USB接口，USB接口与存储设备控制器之间建立数据传输连接。在FPGA实现的存储设备控制器的控制下，外部主机通过USB接口，将数据高速可靠存储到数据存储设备中；或将数据存储设备中存储的数据，通过USB接口，输入到外部主机USB，据存储系统利用USB接口芯片的从属FIFO工作模式与USB主机进行通信。

本发明的数据存储系统设置可扩展接口用于扩展数据存储设备的存储容量，可添设1块或多块扩展用存储阵列板，扩展用存储阵列板上设有扩展接口。在FPGA实现的存储设备控制器的控制下，通过可扩展接口，向扩展用存储阵列板存取数据。这样能够按实际需要扩大存储容量。参见图10，N块扩展用存储阵列板标记为设备1、设备2……设备N，通过扩展接口互联后供存储设备控制器按数据存储量分配使用，这种结构可称为多板系统。具体实施时，可扩展接口和扩展接口都可用并行数据插槽简单实现。

设置了USB接口后，数据存储系统可作为USB电子存储器直接使用。采用USB接口技术后，虽然数据存储系统的内部是一个复杂的存储系统，但对用户而言，只相当于一个大型的USB电子存储器，使用和扩展极为方便。

具体实施时，存储设备控制器(FPGA)作为数据存储系统核心的中央控制模块实现多种控制功能，包括6个功能模块，可参见图7：数据的接收与预处理；存储体读写控制；纠错检错控制；USB接口控制；扩展接口控制；无效块管理。参见图8，本发明实施例中数据写入原理为：信源数据流经过USB接口进入FPGA，首先进行预处理，然后进行分组差错控制编码运算，再进行串/并交换，将编码结果通过I/O数据总线并行写入数据存储设备，即n个CF卡存储器。CF卡存储器由FPGA控制，FPGA通过电流驱动器驱动CF卡存储器的地址/控制总线。参见图9，本发明实施例中数据读出原理为：数据流在写入时是分散存放在n个CF卡存储器中，读取数据时，按存入方式的逆向顺序将数据送到FPGA中，进行并/串交换，先作还原预处理，再经纠错解码运算，得出原始的信息数据流，通过USB接口依次读出。CF卡存储器驱动方式与数据写入原理相同。

为了克服现有技术缺点，实现强干扰劣质信道环境中数据的可靠传输，本发明提供了一种数据传输系统，这种数据传输系统与数据存储系统均是本发明提供的数据可靠存取方法应用，工作原理相同，因此可以直接采用本发明提供的数据存储系统。这种数据传输系统在发送端和接收端各设置一套数据存储系统，发送端的数据存储系统用于数据编码，接收端的数据存储系统用于数据解码。因此在硬件上可直接采用数据存储系统，但由于数据编解码分开，存储设备控制器的功能可以有相应简化，发送端只提供数据编码，接收端只提供数据解码。在双向传输的情况下，则采用完全相同的数据传输系统。

Claims (10)

1.一种用于数据可靠存储或传输的编码方法，其特征是：对信源数据进行包括以下步骤的处理，

(1.1)进行差错控制编码，构造出发射矢量A；

(1.2)根据发射矢量A进行交叉排列编码，所述交叉排列编码过程为：取m个发射矢量A₀，A₁，…A_m-1，发射矢量A₀，A₁，…A_m-1中的每一个都具有n个分量，组成一个m行×n列存储阵列，按行顺序将存储阵列分列存到n个存储器或按列顺序串联组成长度为mn的基带信号矢量M_A。

2.如权利要求1所述的编码方法，其特征在于：组成基带信号矢量M_A的实现过程为，

按存储阵列的行顺序将每个发射矢量的各个分量分别写入n个子存储器，依次写入存储阵列中包含的m行数据；

按列顺序从n个子存储器读出存储阵列的数据并顺序串联，组成长度为mn的基带信号矢量M_A。

3.如权利要求1或2所述的编码方法，其特征在于：所述步骤1.1包括以下操作，

(1.1.1)选定本原多项式g，导出生成矩阵G，将G归一化，

归一化计算G的公式为

               G＝[I_k，Q](1-1)

其中I_k为单位矩阵，k表示信码长度，Q为系数转置矩阵；

(1.1.2)计算校验码R，

计算校验码R的公式为

        R＝D·Q    (1-2)

其中D为信码矢量，校验码R即监督矢量R；

(1.1.3)构造发射矢量A，

计算A的公式为

        A＝[D，R](1-3)。

4.一种用于数据可靠存储或传输的解码方法，其特征是：对经交叉排列编码处理的编码数据进行包括以下步骤的解码处理，

(2.1)按交叉排列逆变换规则进行交叉排列解码；

(2.2)对交叉排列解码得到的结果进行纠错解码。

5.如权利要求4所述的解码方法，其特征在于：所述交叉排列解码过程如下，根据交叉排列逆变换规则将接收信号矢量M_B分解，并组成m行×n列存储矩阵；按存储矩阵列顺序写入n个子存储器，即每个子存储器存入存储矩阵中的一列数据；

然后按行顺序读出，将接收信号矢量M_B变为m个接收矢量B₀，B₁，……B_m-1。

6.一种数据存储系统，其特征在于：设有数据存储设备，所述数据存储设备是两个或以上子存储器并列构成的存储阵列板，还设有电流驱动器、通过电流驱动器控制存储阵列板实现交叉排列编解码的存储设备控制器，存储设备控制器和数据存储设备之间建立数据总线连接，电流驱动器和数据存储设备之间、存储设备控制器和电流驱动器之间分别建立地址和控制总线连接。

7.如权利要求6所述的数据存储系统，其特征在于：所述存储设备控制器采用FPGA实现，所述子存储器采用CF卡，采用CF卡地址和控制线复用的方式驱动CF卡。

8.如权利要求6所述的数据存储系统，其特征在于：设置USB接口，USB接口与存储设备控制器之间建立数据传输连接。

9.如权利要求6所述的数据存储系统，其特征在于：设置可扩展接口，添加1块或以上带有扩展接口的扩展用存储阵列板，扩展用存储阵列板通过可扩展接口连接到存储设备控制器，采用1块以上扩展用存储阵列板时各板之间通过扩展接口串连。

10.一种采用权利要求6所述数据存储系统的数据传输系统，其特征在于：在发送端和接收端各设置一套数据存储系统，发送端的数据存储系统用于数据编码，接收端的数据存储系统用于数据解码。

Images